收藏 分享(赏)

2023年基于FPGA的语音存储与回放系统设计应1.docx

上传人:la****1 文档编号:1855525 上传时间:2023-04-23 格式:DOCX 页数:6 大小:245.75KB
下载 相关 举报
2023年基于FPGA的语音存储与回放系统设计应1.docx_第1页
第1页 / 共6页
2023年基于FPGA的语音存储与回放系统设计应1.docx_第2页
第2页 / 共6页
2023年基于FPGA的语音存储与回放系统设计应1.docx_第3页
第3页 / 共6页
2023年基于FPGA的语音存储与回放系统设计应1.docx_第4页
第4页 / 共6页
2023年基于FPGA的语音存储与回放系统设计应1.docx_第5页
第5页 / 共6页
2023年基于FPGA的语音存储与回放系统设计应1.docx_第6页
第6页 / 共6页
亲,该文档总共6页,全部预览完了,如果喜欢就下载吧!
资源描述

1、基于FPGA的语音存储与回放系统设计应用2023/03/151.设计要求设计并制作一个数字化语音存储与回放系统,其示意图如图1所示。图1:数字化语音存储与回放系统示意图1. 放大器1的增益为46dB,放大器2的增益为40dB,增益均可调;2. 带通滤波器:通带为300Hz34kHz;3. ADC:采样频率fs=8kHz,字长=8位;4. 语音存储时间10s;5. DAC:变换频率fc=8kHz,字长=8位;6. 回放语音质量良好。不能使用单片语音专用芯片实现本系统。2.数字化语音存储与回放系统硬件电路2.1 放大器1即音频信号放大电路音频信号放大电路如图2所示。第一级放大(-47)倍。IRD1

2、20实现自动增益控制,当开关打到1的位置是增益自动控制,当开关打到2的位置是手动控制。增益自动、手动控制是利用场效应管工作在可变电阻区,漏源电阻受栅源电压控制的特性。第二级放大(+101)倍。第三级放大倍数可调,最大(-20)倍,保证ADC0809满量程转换。图2:音频信号放大电路2.2 带通滤波器带通滤波器如图3所示。实测带通3003300Hz。保证语音信号不失真地通过滤波器,滤除带外的低频信号和高次谐波。图3:带通滤波器2.3 模数转换(ADC)电路ADC电路如图4所示。题目要求采样频率fs=8kHz,字长=8位,可选择转换时间不超过125 s的8位A/D转换芯片,ADC0809的转换时间

3、为100s,可选用ADC0809。音频信号经过放大、滤波送给ADC0809 ADC电路,将模拟量转换为数字量,再经可编程器件送给存储芯片。cp、oe、eoc、start、ale、din70接图9。图4:ADC电路 2.4 语音存储电路24 语音存储电路存储芯片HM628128D管脚如图5所示。HM628128D可存储8位131072字,5V供电,静态RAM。语音存储时间10s。HM628128D在数字化语音存储与回放系统硬件电路中的接线如表1所示。HM628128D读写功能如表2所示。25 数模转换(DAC)电路DAC如图6所示。题目要求变换频率fc=8kHz,字长=8位,可选择转换时间不超过

4、125s的8位DA转换芯片,DAC0800的转换时间为100ns,可选用DAC0800。存储芯片输出的数字量经可编程器件图9送给DAC0800 DAC电路,将数字量转换为模拟量。图6 DAC0800 DAC电路26 带通滤波器和功率放大器带通滤波器2如图7所示。放大器2和功率放大器如图8所示。图6、图7、图8连接起来就可以获得音频信号3 数字化语音存储与回放系统软件电路31 FPGA外部接线FPGA外部接线如图9所示。clk24m接24MHz晶振,cp接图4 ADC0809 ADC电路,yy70接图15 HM628128D,res接按键开关res为0时地址复位为0,wo接上下电平开关wo为0录音wo为1放音,stat接上下电平开关,开始录音或放音。dout7.O接图6,wr、read、adr16.O接图5HM628128D,bz接发光指示灯显示录音或放音工作状态,其余端接图4 ADC0809 ADC电路。图9 FPGA外部接线4 结论此课题的创新点在于用FPGA控制数字化语音存储与回放,取代了以往用单片机去控制;同时此课题综合了数电、模电、DAC、CAD、FPGA等多方面电子知识,对学生做课程设计、电子实验有着很大的实用性。同时此课题可作为产品开发,本钱低、可靠性高,将会有一定的市场。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 资格与职业考试 > 其它

copyright@ 2008-2023 wnwk.com网站版权所有

经营许可证编号:浙ICP备2024059924号-2