收藏 分享(赏)

NAND_Flash协处理系统弹载记录仪_张桐林.pdf

上传人:哎呦****中 文档编号:212424 上传时间:2023-03-09 格式:PDF 页数:8 大小:2.04MB
下载 相关 举报
NAND_Flash协处理系统弹载记录仪_张桐林.pdf_第1页
第1页 / 共8页
NAND_Flash协处理系统弹载记录仪_张桐林.pdf_第2页
第2页 / 共8页
NAND_Flash协处理系统弹载记录仪_张桐林.pdf_第3页
第3页 / 共8页
NAND_Flash协处理系统弹载记录仪_张桐林.pdf_第4页
第4页 / 共8页
NAND_Flash协处理系统弹载记录仪_张桐林.pdf_第5页
第5页 / 共8页
NAND_Flash协处理系统弹载记录仪_张桐林.pdf_第6页
第6页 / 共8页
亲,该文档总共8页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

1、第 卷 第期 年月探 测 与 控 制 学 报 收稿日期:基金项目:国家自然科学基金项目();中央军委装备发展部重点领域基金项目()作者简介:张桐林(),男,山西运城人,硕士研究生。协处理系统弹载记录仪张桐林,石云波,曹慧亮,赵锐,张越,张英杰(中北大学电子测试技术重点实验室,山西 太原 ;山西北方机械制造有限责任公司,山西 太原 ;中国船舶重工集团有限公司第七一研究所,湖北 宜昌 )摘要:针对弹载存储系统在复杂测试环境中存储速度和可靠性受限的问题,提出基于协处理系统配合同步 以提高存储速度和存储系统可靠性的小型弹载记录仪。该记录仪采用协处理系统与主控制系统协同工作的方式,主控制系统完成数据采存

2、和上位机互联,协处理系统完成对 的操作与控制。通过分析传统弹载记录仪的优化方向,在协处理系统中加入了三种技术:以整合好块地址为基础的坏块管理策略,以可控起始地址为基础的数据读取方式和以 存储阵列为基础的“边擦边写”的二级流水操作。改善了传统弹载记录仪中坏块管理降低存储速度及系统触发条件判断不稳定导致数据丢失等问题。仿真与实弹测试结果表明,基于 协处理系统的弹载记录仪实现了以 的采样率对通道的模拟信号进行采集,可应用于高过载试验中弹道相关参数在较高数据传输速率情况下的可靠性采集与存储。关键词:协处理系统;弹载存储;存储阵列;边擦边写;坏块管理中图分类号:文献标志码:文章编号:(),(,;,;,)

3、:,:,;引言随着导弹信息化、智能化、实战化发展,弹载信息处理器对非易失的大容量数据存储需求变得非常迫切,随着弹载飞行过程中需要记录的数据量不断增加,对存储设备的存储速度和数据可靠性提出了更高的要求,如何以更小的存储设备尺寸发挥更大的作用同样是不变的话题。近年来,大多数存储装置采用多片 组成阵列,并采用流水线的存储机制来实现高速大容量存储。例如:意大利美光半导体公司 等人提出了一种针对 存储阵列的多线程控制算法,该算法对系统的逻辑开销、存储速度和容量等性能进行了优化;俄罗斯的 等人研发的汤姆逊散射诊断数据采集系统同样包含多片存储单元,它允许以 采样率采集八通道数据;类似的组建 阵列以增加存储容

4、量的方式在一些嵌入式系统和大数据硬件神经网络系统领域同样存在广泛的应用。目前所广泛采用的 在使用过程中会存在坏块无法进行数据的存储与读取,且位置随机,这对于复杂 阵列的可靠性问题是极大的挑战;或者在大容量弹载记录仪读取数据的过程中,难以快速提取有用数据,降低数据处理效率;或者在复杂的测试环境下,传统存储系统的触发方式可能增加其发生误触发的风险。针对上述提到的坏块多、读取速度慢、误触发风险高等严重影响存储器可靠性与工作效率的问题,本文提出一种基于 协处理系统的弹载记录仪。传统弹载记录仪 传统弹载记录仪原理传统弹载记录仪的电路模块主要包括控制器、信号适配电路、转换器、存储器、接口电路以及电源控制等

5、部分。控制器完成对采集电路的控制、数字量的解码、混合数据流控制和读写存储器。信号适配电路将待测量的模拟信号经过放大和滤波调理后送入 转换器,转换器将模拟信号转化为数字信号,然后存入数据存储器,接口电路实现记录仪与上位机之间的连接与通信。传统弹载记录仪原理框图如图所示。图传统弹载记录仪原理框图 传统弹载记录仪的优化方向 坏块管理方式 出厂携带的坏块被称为固有坏块,在使用过程中,对块的擦除或编程操作失败,或是发生超出数据校验算法纠错能力的块被称为使用坏块。好的坏块管理策略是保证存储数据可靠性的关键。为了在使用过程中不受坏块影响,若采用传统的坏块管理手段,即提前对 进行坏块检测,并产生相应的坏块管理

6、表 ,在数据写入 的块存储单元前,同坏块表进行预匹配,若验证该块为好块则开始记录数据。这种方式会限制 的存储速度,而且占用大量的设计资源,效率过低;若采用已 优 化 的 方 法 如 页 粒 度 管 理 方 法,对 于 整 个 的页错误率进行考虑,并采用 算法进行替换块适配,实现又过于复杂 。如果能实现一种坏块管理策略,既能省去预匹配操作的时间,又能以相对简单的方式实现,这将大大提高数据存储效率。数据回读方式弹载记录仪通常用于高冲击试验中记录弹道参数相关的高过载加速度信号。在侵彻试验中,需要实时完成对膛内发射与着靶侵彻过程中加速度信息的采集与记录,这一过程持续时间通常 。为保证弹体发射和着靶侵彻

7、过程被完整记录,需要保证弹载记录仪不间断地记录数据 。弹体回收以后,由计算机对记录仪中数据进行回读与分析。弹体发射过程中会记录大量的数据,而其中膛内与侵彻数据却仅有亿分之一为有效数据。若采用传统方案,虽然通过引出多根数据线传输多 数据,或者通过更换通信协议,可以提高数据传输速探 测 与 控 制 学 报度,但这些方式或占用接口较多,或占用记录仪体积较大,且同样需要分析大量无效数据,并不能较好地解决问题。如果系统在回读数据时,能够快速定位有效数据位置并设置任意起始地址,这将大大提高读数和数据处理的效率。触发与数据记录方式传统弹载记录仪的触发方式主要有两种,第一种是设置触发时间,第二种是设置触发阈值

8、。设置触发时间方式,可以为炮弹装载入膛等准备工作留出时间,这种触发方式具有较高的可靠性,适用于有效数据少,测试环境复杂的侵彻信号的采集与存储。然而该方式的灵活性较低,如果弹体装载等准备工作超时或者发射时间推迟,此时炮弹已 无法 取出,记 录 仪 却 开 始 工 作,等 到 中数据计满后,系统自动断电,最终可能会导致试验失败。设置触发阈值方式,即当系统实时检测的敏感信号大于阈值电压时,存储器使能,开始记录数据。首先,侵彻过程的测试环境较为复杂,各种谐波噪声叠加,且有效数据长度过短,因此在高过载测试环境中,这种触发方式的可靠性有待加强;其次,为避免丢失触发时间节点之前的数据,在系统对敏感信号和阈值

9、电压的比较之前,需要暂存固定长度的预采样数据。内部 资源有限,可存储的预采样数据也很有限。这种触发方式的灵活性较高,适合应用 于 远 距离 弹飞行 姿态 等 数 据 的 采 集 与存储。如果存在触发和数据记录方式,同时具备高的可靠性和灵活性,将大大提高弹载记录仪的性能。基于 的协处理系统协处理器是一种与主控制器件协同工作,辅助其完成特定计算任务的专用处理芯片或器件。对于相对简单的系统,可以利用 并行执行特点,针对 设计协处理模块,配合主控制模块完成对存储系统的设计与优化。对于弹载记录仪来说,既可以实现单个主控制器难以胜任的功能,又在成本和空间上有着明显的优势。基于 的协处理系统 基于协处理系统

10、弹载记录仪的整体框架图为基于协处理系统弹载记录仪的原理框图。相比传统弹载记录仪,系统中多了协处理模块与存储阵列。结合 的特点和传统记录仪待优化的方向,协处理系统的设计主要包括以下模块:以整合好块地址为基础的坏块管理策略,以可控起始地址为基础的数据读取方式,以 存储阵列为基础的“边擦边写”的二级流水操作。主控制系统与协处理系统协同工作,共同完成数据的采集与存储。图基于协处理系统弹载记录仪原理框图 简介本文选用三星 器件 ,其存储结构为:数据以 方式保存在 ,一个 只能存储一个 。这些 以个为单位,连成 ,形成 。这些 会再组成 ,每 个 形成一个 。是 中最大的操作单元,擦除按照 为单位完成,编

11、程读取按照 为单位完成。基于整合好块地址坏块管理基于整合好块的坏块管理策略的操作流程如图所示。在块擦除操作的同时,判断该块是否为好块,则是将好块地址存入 的 核中,否则跳过该块。芯片在出厂时会保证第一块为好块,因此将 作为存放好块地址的固定区域,等待全部块擦除完毕后,将整合好的好块列表写入其中,即使系统下电数据依然存在。在执行页编程或数据读取操作前,首先从 的固定区域中读取好块地址,并将其存放在 的 核中,当需要向 发送待操作块地址时,可以快速从表中读出好块地址,从而实现以整合好块为前提的坏块管理。张桐林等:协处理系统弹载记录仪图坏块管理流程 相比传统的坏块管理策略,本文方案更容易实现,且每执

12、行一次擦除操作,便重新生成好块 表,不仅做到随时更新,还可以将处理坏块的时间集中在擦除操作期间,为页编程操作省去预匹配的时间,相比传统方案大大提高数据存储速度;不仅如此,构建的好块 表还可以串联协处理系统的其他模块,使整个系统更加简单。基于起始地址可控的数据读取方式基于起始地址可控的数据读取方式操作流程如图所示。以构建好块 表的方法为前提,端可随意设置起始地址;系统上电以后,自动从 的固定区域中读取好块地址;当读取的地址等于和起始地址时,将之后的好块存放在 的 核 中;当 读 到 位 结 束 标 志“”后停止,至此建立好了以起始地址为首的好块 表。在回读数据的过程中,待读取的块地址从好块表中取

13、出,当表中所有好块地址读完或接收 到 停 止 读 数 指 令 时,整 个 数 据 读 取 操 作结束。基于 存储阵列的二级流水操作 二级流水式的并行操作图为 执行单次操作的时间划分,在加载时间内,向 发送指令、地址和数据;在忙碌时间内,不响应任何指令,此时 与 之间的总线空闲,可通过软硬件的协同合作,利用忙碌时间对另外的 进行加载操作,这也称为对存储阵列进行流水操作。图起始地址可控的数据读取流程 图 单次操作时间划分 由两个相同型号的小容量 基片组成,分别称为 和 ,除片选和等待信号外,其他端口均可共用。每个基片在读、写、擦操作的过程中存在忙碌时间,在此期间 不进行其余操作,这样在存储过程中,

14、必然会造成时间的浪费,影响操作速度。利用 内部的两个基片组成存储阵列,在存储记录的过程中引入流水线式的并行操作,可以提高 的使用效率。与传统的并行操作不同,本文方案利用 内部的两个基片 、交替地执行块擦除和页编程操作,形成一种“边擦边写”的记录方法,如图所示,该方法可以在检测到敏感信号之前不断地进行数据更新。敏感信号到达后,总控模块发送 指令,随后系统脱离“边擦边写”的循环状态,正式开始记录数据。图二级流水式的并行操作 探 测 与 控 制 学 报 “边擦边写”的循环记录法“边擦边写”循环记录的方法是指按照图中箭头所指方向,将箭头所指的块称作 ,将箭尾所指的块称作 。图为单次“边擦边写”操作,在

15、 按 块 存 储 数 据 的 过 程 中,先 将 中的数据擦除,等待块擦除操作进入忙碌状态后,再对 进行页编程操作,直到该块的 页全部记录满后,对后续的块执行相同操作。在整个过程中,、交替并行执行擦写操作,循环往复。图一次“边擦边写”操作 “”这种方法可以在记录数据至某块前,保证该块为空。同时如图所示,可以通过代码设置参数“”,保留敏感信号到达之前任意存储容量的数据,因此最终的结果一定包含全部的有用数据。在此基础上,系统可以有充足的时间对敏感信号进行实时检测与多次核对,进而大大提高检测精度,降低误触发的风险。存储器存储数据的具体操作流程存储系统存储数据的具体操作流程如图所示。上电后,首先对系统

16、进行初始化;其次,自动从 的 中读取好块地址,并将其存放在 的 核中;随后进入“边擦边写”循环状态。值 得 注 意 的 是,在 检 测 到 敏 感 信 号 前,表中的好块地址被读出使用后又会被重新写入,由此整个操作流程得以循环往复;检测到敏感信号后,表中的好块地址只出不进,直到表中剩余好块数量为提前设置的时,存储记录操作结束。采用二级流水操作令 内部的两个基片分时复用,可在宏观上达到存储效率最大化,使系统吞吐率接近理论值,不仅如此,该方法同样可以运用在多片 组成的复杂阵列中,以实现四级、八级甚至更多级流水操作,在提升存储效率的同时,大 大 节 约 的 引 脚,节 省 布 线空间。图弹载存储器记录数据的流程图 验证与分析 仿真验证与分析 软件是 公司提供的一个校验 设计的工具。它的本质是一个虚拟的逻辑分析仪,能调用 内部的逻辑资源对代码中的各个变量进行抓取分析。与 等一些其他的 仿真工具不同的是,可以直接反映代码在实际硬件上的执行情况,从而能够更加有效地定位设计中的问题。实现坏块管理的逻辑电路仿真时序如图所示,已知第 块为坏块(),上电以后进行遍历检测,发现可以有效地跳过坏块。同时发现

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 专业资料 > 其它

copyright@ 2008-2023 wnwk.com网站版权所有

经营许可证编号:浙ICP备2024059924号-2