1、 重复雪崩能力提升的芯片结构优化方法朱哲研，李辉，姚然，刘人宽，陈中圆，李尧圣（先进输电技术国家重点实验室，北京智慧能源研究院，北京 ；输配电装备及系统安全与新技术国家重点实验室（重庆大学），重庆 ）摘要：的高速开关工况易诱发巨大的，从而在电路的感性负载上引发过电压，导致器件进入雪崩状态。在多次雪崩冲击后，器件易发生重复雪崩失效。针对 芯片元胞结构中栅氧化层薄弱导致器件耐重复雪崩冲击能力较差的问题，进行芯片元胞结构优化研究，以增强芯片耐重复雪崩能力，提升器件可靠性。首先，研究 器件重复雪崩失效机理，开展 器件重复雪崩失效测试，基于失效测试结果建立 重复雪崩失效可靠性评估模型；其次，针对 芯片元
2、胞结构提出了栅极底部蚀刻、区扩展、顶部削弱三种优化结构，并研究三种优化结构对 芯片 界面处碰撞电离率和垂直电场强度的影响；最后，基于 雪崩失效可靠性评估模型，对比分析了三种不同优化结构 的可靠性。研究结果表明 器件栅极蚀刻元胞结构具有更高的重复雪崩失效可靠性，相关研究成果为 器件耐重复雪崩失效能力提升的芯片元胞设计奠定理论基础。关键词：；重复雪崩失效；失效模型；失效机理；可靠性中图分类号：，（，；，）：，：，基金项目：先进输电技术国家重点实验室开放基金项目资助（编号 ）；重 庆 市 自 然 科 学 基 金 资 助（编 号 ）；中 央 高 校 基 本 业 务 费（编 号 ）收稿日期：作者简介：朱
3、哲研（），硕士研究生，从事电力电子器件封装与可靠性技术研究工作；李辉（），博士，教授，博士生导师，从事电力电子器件应用与可靠性，风力发电技术研究工作；姚然（），通信作者，博士后，助理研究员，从事电力电子器件失效模拟与可靠性评估研究工作。，：；电工技术电力设备引言 器件具有低热阻、高开关频率、大功率密度等优势，适用于高温、高压、高频等极端运行工况，已经逐渐取代 器件，应用于航空航天及现代电力系统中。然而，栅氧化层薄弱，大大限制了器件能够承受重复雪崩冲击的能力，在高速开关工况下，器件易发生重复雪崩失效，导致器件瞬态结温升高，影响器件可靠性。因此，从失效物理角度出发，分析 重复雪崩的失效机理，并进行
4、重复雪崩能力提升的 芯片元胞结构优化设计，对 器件运行可靠性提升具有重要意义。在重复雪崩工况下，两端在短时间内承受极高的雪崩电压，但流过器件的电流值与正常工况相比，没有明显变化，因此 每次承受雪崩冲击的能量较低，器件不会立即失效，但是大量雪崩冲击累积的损伤仍会影响器件动态特性，增大寄生电容，最终影响系统性能。文献 指出 的重复雪崩失效主要由芯片栅氧化层捕获热空穴造成，为了提升器件可靠性，需要对芯片元胞结构进行优化设计。然而目前针对功率器件的可靠性提升的研究主要集中在优化器件封装结构、改进封装材料，以及提升多芯片并联均流、降低杂散参数集成布局方面 。而封装层面的优化方法难以优化芯片层面的缺陷。目
5、前，针对 芯片层面的优化方法主要考虑提升动态性能，而未考虑提升芯片的耐雪崩冲击能力。文献 提及了一种 重复雪崩能力的提升方法，但缺少相应可靠性提升指标。因此，亟待研究 重复雪崩能力提升的芯片结构优化方法。本文针对 耐重复雪崩冲击能力较差的问题，以提高栅氧化层质量为目的，进行芯片元胞结构优化并提高器件耐雪崩失效可靠性。首先，分析 重复雪崩失效机理，开展 器件重复雪崩失效测试，根据试验结果，从失效物理角度，依据芯片栅氧化层退化原理，建立重复雪崩工况下 的可靠性评估模型；接着，为提高芯片耐重复雪崩冲击的性能，延长器件寿命，对 芯片元胞提出了栅极底部蚀刻、区扩展、顶部削弱三种优化结构，并研究了三种优化
6、结构中 界面处碰撞电离率和垂直电场强度差异；最后，借助 重复雪崩失效的可靠性评估模型计算了三种不同优化结构 的寿命，并对比分析了三种芯片元胞结构优化的可靠性提升效果差异，验证了芯片结构优化方法的合理性。重复雪崩失效机理及试验验证 重复雪崩失效机理 随着漏源电压的不断上升而发生雪崩击穿，引发失效。常用非钳位电感开关（）对 进行雪崩测试，原理图如图所示。开关闭合后，当被测器件（，）的栅极输入一个高电平时，导通，电压源 对电感充电，回路电流增大，经过一个 时间的储能后，栅极输入低电平信号关断 。由于负载电感的存在，回路电流不能突变，需要继续流经，此时两端需要感应出雪崩电压，当雪崩电压大于关断时所能承
7、受的最高漏源电压时，处于阻断状态的 将被雪崩击穿。雪崩电压表达式为：（）图雪崩产生原理示意图由于 测试电路中负载电感的储能只能全部消耗在器件上，因此理想情况下，认为电流线性变化，可以由式（）推导器件的雪崩时间 和雪崩电流。（）（）式中，为流经的峰值电流，即经过一个 时间的储能后，流过器件的电流值。（）（）器件在雪崩期间的雪崩能量 可表示为：（）将式（）代入式（）可得到：（）由式（）可知，器件承受雪崩能量由负载电感、峰值电流、雪崩电压和直流电压源五个变量控制。不同于单次雪崩冲击下器件承受的高能量，重复雪崩工况下器件每次承受的雪崩冲击能量较低，无法打开 的寄生 ，但在极高电压的作用下，大量的电子空
8、穴对会被激发出来，在高温下形成热空穴。热空穴在高电场作用下将对器件薄弱的 界面造成严重损伤。下面利用 对 元胞结构进行仿真，仿真模电力设备电工技术 型示意图如图所示，提取重复雪崩期间芯片沿 界面分布的碰撞电离率（，）和垂直电场强度（，），相关仿真参数见表。图 仿真模型示意图表 仿真参数参数数值外延层厚度 厚度 厚度 栅氧层厚度 元胞宽度 沟道宽度 区宽度 衬底掺杂浓度 区掺杂浓度 区掺杂浓度 由图仿真结果可知，碰撞电离率几乎全部集中在 区上方，并由中心向边缘衰减，区外的碰撞电离率断层式下降，其值可以忽略；垂直电场强度最大值出现在 区正上方，并向两侧明显衰减，在沟道处垂直电场强度几乎为零。图 雪
9、崩工况下界面碰撞电离率与垂直电场强度 生产中采用的一氧化氮再退火工艺和芯片本身的界面缺陷，阻碍了载流子进入栅氧化层的隧穿势垒。在强电场和高空穴浓度的推动下，大量空穴注入栅氧化层，固定正电荷浓度上升。如图所示，随着浓度增加，在沟道处吸引更多电子，引起阈值电压退化和漏电流增加。当漏电流增加到一定程度时，器件因无法关断而失效。因此，高电场作用下的氧化层捕获大量热空穴是导致器件发生重复雪崩失效的重要原因。图三种电学参数随的变化规律 失效机理试验验证文献 借助扫描电镜，从不同角度对 进行了雪崩冲击试验。其中文献 进行了单脉冲 试验，失效器件开盖图如图（）所示，证明器件的失效都是从芯片有源区的一个随机产生
10、的热点开始的。文献 展示了重复 冲击下，器件的典型失效区域在键合线粘合区域或芯片边缘，器件开盖图如图（）所示。文献 对重复雪崩失效区域进行了放大，并详细讨论了导通电阻和阈值电压在重复雪崩工况下的演化过程，器件开盖图如图（）所示。以文献 为例，经过约 次循环后，器件失效。根据试验结果，以 次冲击次数为界，将雪崩冲击失效过程分为两个阶段。（）阶段 ：正常退化阶段。该阶段器件导通电阻和漏电流都有所加大，器件随循环次数缓慢退化，但阈值电压基本不变，不影响器件正常工作。（）阶段 ：失效退化阶段。该阶段器件导通电阻变化趋势与阶段相同，但漏电流 随反向阈值电压的上升而急剧增加。在第 次循环后，漏电流上升到
11、左右，器件因无法正常关断，发生重复雪崩而失效，进而对整个电力系统产生严重危害。图 雪崩失效器件开盖图图（）中失效区域存在大量击穿孔，表明失效区域的所有元胞均受到重复雪崩冲击，而不仅仅是部分边缘薄弱元胞，此失效现象与氧化层捕获空穴导致器件重复雪崩失电工技术电力设备效的机理相吻合。重复雪崩工况下的可靠性评估模型重复雪崩冲击会对 的可靠性产生严重影响，而氧化层捕获热空穴（热载流子）是导致器件发生重复雪崩失效的主要原因。为了对重复雪崩工况下 的可靠性进行准确评估，下面以重复雪崩失效试验的数据为依据，考虑热载流子退化机理，建立 可靠性评估模型。高压大功率器件中热载流子的退化寿命一般采用漏源电压加速模型来
12、推算。由节可知，在重复雪崩应力的持续作用下，极高的雪崩电压 会在器件两端产生极高的电场强度和碰撞电离率并释放大量热量，加剧热载流子定向运动，进而形成雪崩电流。经过一段时间的累积，当载流子能量上升到一定程度时，阈值电压 会明显退化，最终导致器件发生重复雪崩而失效。等人指出半导体中热载流子退化量与所受应力时间满足以下函数关系：（）式中，为常数；为所受应力时间（承受雪崩冲击次数）的幂，为常数；为阈值电压退化量。在重复雪崩工况下，器件内部碰撞电离率和垂直电场强度的分布将造成栅氧化层退化，最终决定阈值电压的退化程度，采用漏源电压参数 来反映碰撞电离率和垂直电场强度对阈值电压退化量的影响：（）式中，和为常
13、数。将式（）代入式（），阈值电压退化量改写为：（）（）由式（）可知，当雪崩冲击次数增加到一定程度时，阈值电压退化量随雪崩冲击次数的增加而急剧变化。在相同的雪崩冲击次数下，界面处的碰撞电离率和垂直电场强度越大时，的值越大，的退化程度越明显。将阈值电压退化结果作为累积失效分布函数，则器件可靠性可以表示为：（）（）（）对模型中的、进行参数拟合，拟合结果如图所示，拟合参数见表。图可靠性模型拟合结果表参数拟合结果参数 拟合结果 元胞结构优化设计由器件可靠性模型可知，在外部条件不变的情况下，器件能 承 受 的 最 大 雪 崩 冲 击 次 数 取 决 于 漏 源 电 压 参 数 。为提高 的耐重复雪崩冲击能
14、力，需要减小 值，而 值受芯片元胞的垂直电场强度和碰撞电离率影响。基于此，以保持器件的阈值电压、导通电阻和击穿电压三种电化学特性基本不变为前提，对芯片进行元胞结构优化设计，提升栅氧化层质量，以提高器件耐重复雪崩冲击的能力。元胞结构优化方法为提升 栅氧化层质量，一种有效的方法是增加 厚度，但栅氧化层厚度改变会对芯片阈值电压和栅极电容产生影响，降低器件开关性能。由图的仿真结果可知，区上方的薄弱栅氧化层承受了最高的碰撞电离率和垂直电场强度，是导致器件重复雪崩失效的重要诱因。此外，为维持阈值电压大小基本不变，需要保持沟道上方栅氧化层的厚度不变。综合考虑以上两点，在保证沟道上方的栅氧化层厚度不变的前提下
15、，可以对 区 正 上 方 栅 极 的 底 部 进 行 蚀 刻 操 作，以 增 加 区上方栅氧化层的厚度。设计栅极底部蚀刻结构示意图如图所示，其中栅极蚀刻部分宽度为，厚度为 。图栅极蚀刻结构示意图除了对栅氧化层的优化，也可以对 区进行改进，以提升芯片耐重复雪崩冲击能力。将 界面处的电场分解为垂直电场和水平电场，其中，只有垂直电场为热空穴注入栅氧化层提供能量，促成器件发生重复雪崩失效，而水平电场对此不起作用。当界面电场强度一定时，水平电场强度的增加会导致垂直电场强度的降低。通过在水平方向增加 型离子浓度，可以增加水平电场强度，进而削弱垂直电场强度。基于该理论，设计图所示的 区扩展结构。为了削弱 区
16、上方垂直电场强度，缓解界面处垂直电场集中分布的问题，区扩展结构在 区边缘朝 区方向水平扩展，两侧各扩电力设备电工技术 展出一个长度为，深度为，掺杂浓度为 的型区域。图 区扩展结构示意图除了以上两种优化结构外，还可以在 区上方直接采用型离子注入的方法，在 区顶部形成耗尽层，从而降低 区上方的碰撞电离率。基于此原理，设计 顶部削弱结构，结构示意图如图所示。顶部削弱结构在 区顶部构建一个沿元胞结构对称轴向两侧沟道方向各延伸，厚度为，掺杂浓度为 的型区域。图 顶部削弱结构示意图 优化性能对比对上述三种元胞结构优化设计进行 仿真验证，提取重复雪崩工况下 界面处的碰撞电离率和垂直电场强度，提取结果如图、图 所示。图 三种优化方法对碰撞电离率的影响由图 可知，栅极底部蚀刻结构在蚀刻区域的碰撞电离率与优化前相比减小了两个数量级，优化效果最显著。虽然 区与沟道交界处的碰撞电离率存在极大值，但变化区域较窄，且峰值未超过现有结构，沟道处的碰撞电离率也不是 重复雪崩失效的主要原因；区扩展结构在 区正上方的碰撞电离率有轻微降低，其余部分无明显变化，相比于栅极底部蚀刻结构，区扩展结构对碰撞电离率的影响不明显；顶部
