收藏 分享(赏)

基于DDS的8路音频相控阵测试信号源的设计与实现_崔博凯.pdf

上传人:哎呦****中 文档编号:2369212 上传时间:2023-05-10 格式:PDF 页数:8 大小:4.97MB
下载 相关 举报
基于DDS的8路音频相控阵测试信号源的设计与实现_崔博凯.pdf_第1页
第1页 / 共8页
基于DDS的8路音频相控阵测试信号源的设计与实现_崔博凯.pdf_第2页
第2页 / 共8页
基于DDS的8路音频相控阵测试信号源的设计与实现_崔博凯.pdf_第3页
第3页 / 共8页
亲,该文档总共8页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

1、8|电子制作 2023 年 3 月电子电路设计与方案1 绪论相控扬声器阵列是运用 DSP(数字信号处理技术)代替机械偏转措施,相控扬声器阵列主要是由各单元相位的调整,影响空间中声场的指向性函数,使声波波束完成一定角度的偏移,达到指向调控的目的。相控扬声器阵列不仅可以增加扬声器的辐射功率,还可以调整阵列系统声波的辐射范围,大大地提高其指向性。01t2t3t4t5t5x4x3x2xxSSSSSS 图 1 相控扬声器阵列原理相控扬声器阵列,如图 1 所示,在声学工程中,任意一个点声源在与其相距为 r 处产生的声压,取一次近似后可以表示为:()(),jt ktAp r ter=式(1)(),p r t

2、点声源的声压。经过推导,得:()()0102sin,2jkrJkep rjSk sinr=|式(2)其中,(),p r点声源的声压。阵因子为:()1cos0Nji kdiiSA e+=式(3)阵因子表达式(3)可以看出,它是影响线阵列中波束形成的主要因素26,它包括:频率、阵元间距、阵元数、空间信号加权方式及阵元间的相位差。其中频率、阵元数(信号路数)、信号加权方式及阵元间的相位差,均对测试信号源提出了较高的具体化的要求,传统信号源测试扬声器阵列时,在信号路数、相位差控制精度和信号加权方式等方面存在着较大的局限性。而基于 DDS(直接频率合成器)的信号生成技术以其高分辨率、高稳定性的诸多优势和

3、能够输出多波形(各种调制波形)、多通道、多输出频率的特点,则可以较好地实现多通道、多相位差及不同信号加权方式的输出,使得产生音频相控阵测试信号的解决方案相对简单。2 系统设计 2.1 DDS 基本工作原理DDS 通过频率调节字对系统时钟进行滤波处理的数字分频器。它由相位累加器,相位-幅度变换器,数/模变换器和低通滤波器等组成,如图 2 所示。M D/A FAsinX图 2 DDS 原理框图(1)相位累加器DDS 合成正弦波的基础是基于信号相位的线性变化。DDS 根据频率调节字的位数 N,把 0 360的相位变化平均分成 2N 等份。假设系统参考时钟为 fs;输出频率为 fout。在每个时钟周期

4、转过一个角度 360/2N,则可以产生一个频率为 fs/2N 的相位增量。因此,只需选择恰当的频率调节字 M,就可以得到所需的输出频率 fout。2outsMffN=式(4)基于 DDS 的 8 路音频相控阵测试信号源的设计与实现崔博凯1,温今凡2,温怀疆1(1.浙江传媒学院,浙江杭州,310018;2.兰州交通大学,甘肃兰州,730070)基金项目:2020年浙江省基础公益研究项目:宽带声波的可调指向性扬声器阵列的研究与开发(GF20F010001),项目负责人:温怀疆。摘要:信号源主控采用STM32,波形由两片AD9959产生,经时钟同步处理后输出满足需求的波形。该信号源可通过人机交互界面

5、用来对信号源各通道的频率、相位、幅度参数进行调整。通过测试,该信号源能够输出8路频率、相位、幅度可控的正弦波形,同时还可以提供多种加权方式的组合信号输出,可以较好地满足相控扬声器阵列的声场测试的需求。关键词:信号源;DDS;单片机;相控阵DOI:10.16589/11-3571/|9电子电路设计与方案由式(4)可以得到 DDS 的频率分辨率为:2sNff=式(5)(2)相位幅度转化器根据相位累加器的输出,可以得到合成 fout频率所对应的相位信息,相位幅度转化器可以把累加器输出的数字相位信息变换成相应的幅度值。这个数值以二进制的形式被送入DAC 进行数模转换。此相位到幅度的转换通过查表操作完成

6、。(3)D/A 数模变换器从相位幅度转换器得到的二进制数字信号被送入数/模(D/A)转换器中,变换成模拟信号输出。此处 D/A 变换器的位数对输出频率的分辨率并没有影响。输出频率的分辨率由频率调节字的位数决定。2.2 硬件系统整体设计整个系统的硬件设计框图如图 3 所示,系统由 MCU(STM32F103ZET6 以 下 简称 STM32)主控板、电路转接板以及两块 DDS(AD9959芯片)电路板组成。用户可通过按键与 STM32 主控板进行交互,修改输出信号的参 数,STM32 主 控 板 会 输出控制信号;电路转接板为STM32 主控板和 DDS 电路板供电并提供时钟信号,同时将 STM

7、32 主控板的控制信号分发给两块 AD9959 电路板,最终由这两块 AD9959电路板实现8路信号的输出。2.3 电路设计2.3.1 AD9959 芯片外围电路AD9959 板电路如图 4 所示,设计时,需将 AD9959 芯片 17 脚(DAC_RST)外接一定值电阻 Rset,阻值由公式(6)计算得到,一端接地,该电阻用来控制芯片内部 DAC 的输出电流范围,电流 IOUT一般应取 810mA左右。18.91setOUTRI=式(6)AD9959 芯片每个通道均有 2 个差分输出端,即 IOUT和IOUT,其电流输出方式属于源极开路的输出方式,为了完成电流到电压的转换,设计时需要在每个输

8、出端接一个 51 的上拉电阻。2.3.2 AD9959 信号输出电路与低通滤波器AD9959 中的各信道的输出虽都有差分输出,但在实际应用中可以采用单端输出,如 CHxIOUT。由于 DDS 采用直接数字合成波形,其输出波形中含有时钟频率的杂散干扰,因此,为有效地消除干扰,一般采用低通滤波器 LPF 对输出信号进行滤波。通常在每一块 AD9959 电路板各路输出都设计了如图 5所示的 9 阶的巴特沃斯低通滤波器。巴特沃斯低通滤波器是一种常用的滤波器,其主要特点为:通频带内的频率响应图 3 系统硬件框图SYNC-IN1SYNC-OUT2REST3PDC4AVDD5AGND6AVDD7CH2-IO

9、UT8CH2-IOUT9AGND10AVDD11AGND12CH3-IOUT13CH3-IOUT14AVDD15AGND16DAC-RST17AGND18AVDD19AGND20AVDD21REF-CLK22REF-CLK23CMS24AGND25AVDD26LOOP-FIL27AGND28CH0-IOUT29CH0-IOUT30AVDD31AGND32AVDD33AGND34CH1-IOUT35CH1-IOUT36AVDD37AGND38AVDD39P040P141P242P343DGND44DVDD45I/O-UPDATA46CS47SCLK48DVDD-I/O49SDIO-050SDIO

10、-151SDIO-252SDIO-353SYNC-CLK54DVDD55DGND56U3AD99590.01uFC33GNDAD9959-CLKP0P1P2P3GNDAVDD-1V8AVDD-1V8AVDD-1V8GNDR221.8KGNDGNDAVDD-1V8R211k680pFC32AVDD-1V8GNDGNDAVDD-1V8DGNDI/O-UPDATACSSCLKSDIO-0SDIO-1SDIO-2SDIO-3DVDD-3V3DVDD-1V8DVDD-1V8DGND1234P1SYNCGNDSYNC-INSYNC-OUTSYNC-CLKSYNC-CLKSYNC-INSYNC-OUTCH0

11、CH0CH1CH1CH3CH3CH2CH2R230RR240RAVDD-1V8GNDR751RR851RR951RR1051RCH0CH1CH2CH3RESTPDCAVDD-1V8SYNC同步接口图 4 AD9959 芯片电路图10|电子制作 2023 年 3 月电子电路设计与方案曲线最大限度平坦,没有纹波,而在阻频带则逐渐下降为零。本滤波器要求截止频率为 200MHz,输入和输出阻抗均为 50。2.3.3 STM32F103ZET6 芯片外围电路STM32F103ZET6 主控板的硬件电路如图 6 所示。图中 STM32 电源电压为 3.3V;复位方式采用手动复位,即按下复位键,使 STM3

12、2 的 RESET 引脚得到一个低电平实现复位;系统时钟部分则采用了一个 32.768kHz 的低速晶振和一个8MHz的高速晶振来为系统提供时钟信号;此外,用于显示的 2.8 寸 LCD 液晶显示屏通过 172 的排母座与STM32 硬件电路板相连接。除此之外,STM32 的硬件电路还设计了 3 个独立按键用以实现人机交互部分的各个控制功能。2.3.4 控制信号转接电路由于控制两块 AD9959 芯片的控制信号几乎一致,只有 CS 片选信号需要区分,为了简化接线和方便代码编写,设计了转接电路,如图7 所示。2.3.5 电源电路电源电路设计方面,采 用 两 片 线 性 稳 压 芯 片AMS111

13、7-5.0 和 AMS1117-3.3 分 别 给 AD9959 电 路 板、STM32 主控板以及有源晶振供电,如图 8 所示。AD9959-1H211141433121255101077889966111144131322AD9959-2H311141433121255101077889966111144131322GNDGNDGNDPDCRESTI/O-UPDATACS_1SCLKSDIO-3P0P1P2P3SDIO-0SDIO-1SDIO-2P0SDIO-2SDIO-1SDIO-0SDIO-3P1P2P3SCLKCSI/O-UPDATARESTPDCPDCSDIO-3SDIO-0SDI

14、O-1SDIO-2SCLKI/O-UPDATARESTCSCS_1P0P1P2STM32H1123456789101112131415P3 图 7 控制信号转接电路而在 AD9959 电路板中,由于 AD9959 芯片核心采用L247nHC 64.7pFJ2GNDR351RGNDL382nHL468nHL50RC 724pFGNDC 833pFGNDC 918pFGNDC 10不焊接GNDC 51uFGNDR251RAVDD-1V8CH0图 5 200MHz 巴特沃斯低通滤波器图 6 STM32F103ZET6 电路图SYNC-IN1SYNC-OUT2REST3PDC4AVDD5AGND6AV

15、DD7CH2-IOUT8CH2-IOUT9AGND10AVDD11AGND12CH3-IOUT13CH3-IOUT14AVDD15AGND16DAC-RST17AGND18AVDD19AGND20AVDD21REF-CLK22REF-CLK23CMS24AGND25AVDD26LOOP-FIL27AGND28CH0-IOUT29CH0-IOUT30AVDD31AGND32AVDD33AGND34CH1-IOUT35CH1-IOUT36AVDD37AGND38AVDD39P040P141P242P343DGND44DVDD45I/O-UPDATA46CS47SCLK48DVDD-I/O49SDI

16、O-050SDIO-151SDIO-252SDIO-353SYNC-CLK54DVDD55DGND56U3AD9959GND1OUT2IN344U1AX1117-1.8VGND1OUT2IN344U2AX1117-3.3V123J1KLD-0202-BR11kR41kD2LEDD3LED100uFC110uFC410uFC110.01uFC30.01uFC12123456JP1POWERD1SS24DVDD-3V3AVDD-1V810uHL6DGNDGNDGNDGNDGNDL247nHC64.7pFJ2GNDR351RJ6W10.01uFC420.1uFC41NC1GND2OUT3VCC4U425M0.01uFC43AD9959-CLKGNDGND0.01uFC33GNDAD9959-CLKP0P1P2P3GNDAVDD-1V8AVDD-1V8AVDD-1V8GNDR221.8KGNDGNDAVDD-1V8R211k680pFC32AVDD-1V8GNDGNDAVDD-1V8DGNDI/O-UPDATACSSCLKSDIO-0SDIO-1SDIO-2SDIO-3DVDD-3V310uH

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 专业资料 > 其它

copyright@ 2008-2023 wnwk.com网站版权所有

经营许可证编号:浙ICP备2024059924号-2