收藏 分享(赏)

单片集成光耦隔离式驱动芯片_程翔.pdf

上传人:哎呦****中 文档编号:2371155 上传时间:2023-05-10 格式:PDF 页数:9 大小:1.65MB
下载 相关 举报
单片集成光耦隔离式驱动芯片_程翔.pdf_第1页
第1页 / 共9页
单片集成光耦隔离式驱动芯片_程翔.pdf_第2页
第2页 / 共9页
单片集成光耦隔离式驱动芯片_程翔.pdf_第3页
第3页 / 共9页
亲,该文档总共9页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

1、第 31 卷 第 7 期2023 年 4 月Vol.31 No.7Apr.2023光学 精密工程 Optics and Precision Engineering单片集成光耦隔离式驱动芯片程翔1,常浩然1,刘岩2*,邓晨洋1,严旭杰1(1.厦门大学 航空航天学院,福建 厦门 361104;2.集美大学 海洋信息工程学院,福建 厦门 361021)摘要:在功率半导体市场中,绝缘栅双极型晶体管(Insulated gate bipolar transistor,IGBT)和碳化硅金属氧化物半导体场效应管(Silicon carbide metal-oxide-semiconductor field

2、-effect transistor,SiC MOSFET)具有出色的耐压性与频率特性,逐渐取代了传统的 MOSFET。为了提高 IGBT 和 SiC MOSFET 驱动电路的可靠性,设计了一款光耦隔离式栅极驱动芯片,通过协同设计光探测器与驱动电路,从而实现单片集成。使用 Silvaco软件对光探测器进行了仿真。仿真结果显示:光探测器对 800 nm 波长红外光的响应度约为 0.277 A/W,-3 dB带宽约为 90 MHz。进一步对光耦的光学结构进行优化设计,实现了控制端与后端高压驱动电路的有效隔离,从而解决了串扰问题。使用 Maxchip 0.18 m 40 V BCD 工艺进行流片,并

3、对封装芯片进行测试。在光源输入电流为 10 mA、芯片供电电压为 1240 V、输入信号频率为 20 kHz的测试条件下,芯片的传播延时仅为 98 ns。关键词:协同设计;单片集成;光耦隔离;低延时中图分类号:TN312 文献标识码:A doi:10.37188/OPE.20233107.1022Monolithic optocoupler isolated driver chipCHENG Xiang1,CHANG Haoran1,LIU Yan2*,DENG Chenyang1,YAN Xujie1(1.School of Aerospace Engineering,Xiamen Univ

4、ersity,Xiamen 361104,China;2.School of Marine Information Engineering,Jimei University,Xiamen 361021,China)*Corresponding author,E-mail:ly_Abstract:In the power semiconductor market,insulated gate bipolar transistor(IGBT)and silicon carbide metal-oxide-semiconductor field-effect transistors(SiC MOSF

5、ETs)have excellent voltage resistance and frequency characteristics,and thus gradually replaced the traditional MOSFETs.The reliability design of IGBT and SiC MOSFET driver circuits is associated with rigorous challenges.Therefore,an optocoupler-isolated gate driver chip was designed in this study.M

6、onolithic integration was realized by co-designing photodetectors and driver circuits.Silveraco software was used to simulate the photodetector.The simulation results indicate that the responsivity of the photodetector to 800 nm infrared light is 0.277 A/W,and the-3 dB bandwidth is approximately 90

7、MHz.Further,the optical structure of the optocoupler was optimized to effectively isolate the control end and the rear high-voltage drive circuit,and thus the crosstalk problem was addressed.The 0.18 m 40 V bipolar-CMOS-DMOS(BCD)technique was used to tape out and test the package chip.The chip test

8、results indicate that the chip propagation delay is only 文章编号 1004-924X(2023)07-1022-09收稿日期:2022-11-03;修订日期:2022-11-23.基金项目:福建省教育厅-面上项目(No.JAT200264);国家重点研发计划资助项目(No.2021YFB3200201)第 7 期程翔,等:单片集成光耦隔离式驱动芯片98 ns when the input current of the light source is 10 mA,the chip power supply voltage is 1240

9、V,and the input signal frequency is 20 kHz.Key words:collaborative design;monolithic integration;optocoupler isolation;low delay1 引 言近 年 来,绝 缘 栅 双 极 型 晶 体 管(Insulated Gate Bipolar Transistor,IGBT)以及碳化硅金属氧化物半导体场效应管(Silicon Carbide Metal-oxide-Semiconductor Field-effet Transistor,SiC MOSFET)等电力电子器件蓬勃发

10、展,它是能量转换和电力传输的关键,被广泛应用于新能源发电、电动汽车逆变器、高压电源等设备中。IGBT是一种采用 Si材料的复合型器件,其输入控制部分为 MOSFET,输出功率部分为 BJT。相较于传 统 的 MOSFET,IGBT 更 适 用 于 高 压 场 合。SiC 的禁带宽度约为 Si 的 3 倍,击穿电压约是 Si的 7倍,饱和电子迁移率约是 Si的 2倍1-2。因此,SiC MOSFET 具有更好的耐高温、耐高压特性,更适用于高频场合。通过提高开关频率,能够减小无源器件尺寸进而有效减小系统的体积,提高系统的稳定性与工作效率3-6。目前,国内外针对 IGBT 和 SiC MOSFET

11、的驱动电路进行了大量的分析和研究。降低驱动电路的输入输出延时,提高驱动能力和驱动功率等级,进行有效的高压隔离等是研究的重点。美国德州仪器公司设计了 UCC233 系列栅极驱动芯片,它具有体积小、隔离性能好、集成度高的特点。德国英飞凌公司研发了具有高 dv/dt保护功能的两级关断技术的 2ED020I12 系列栅极驱动芯片。国内刘晓琳等7提出了一种高可靠性的SiC MOSFET 驱动芯片,该芯片具有 4 A 峰值电流的驱动能力。仿真结果显示在 1 nF 电容负载下,该芯片的瞬态延时和传输延时分别为 8 ns以及 20 ns,具有驱动能力强,延时时间短的优点。但是该设计未经过流片验证,并且并未讨论

12、隔离方式的问题。黄烜宇等8提出了一种用于 Si-IGBT+SiC-SBD 混合模块的栅极驱动电路。经流片验证,该芯片能有效抑制功率开关器件开启时的电流振荡,并且有效提高了器件的 响 应 速 度。余 宝 伟 等9研 究 了 大 功 率 SiC MOSFET 驱动电路中的回路振荡问题,并使用商用的电平移位隔离模块和光耦隔离模块对驱动电路进行辅助设计。国外厂商在栅极驱动芯片方面的研究较为成熟,但大多数国外厂商只为自家产品设计专用的驱动芯片,缺乏通用性。国内在栅极驱动芯片的高压隔离方面的研究较少。此外,在提高芯片驱动能力、降低延时和抑制电路的振荡等方面,国内大多是通过添加外围电路的方法,而非从芯片设计

13、角度考虑。本文设计了一款光耦隔离式栅极驱动芯片,使用光耦实现控制端与后端驱动电路的高压隔离,将光探测器与后续电路进行协同设计。此外,还对光学结构进行了优化,并设计了死区时间控制模块。该芯片具有驱动能力强、延时低、集成度高,及高压隔离的特点,更适合微小型系统。2 光耦结构设计2.1光探测器结构设计和建模基于 Deep N-well/P-Sub 结构的光探测器如图 1(a)所示。该结构以 P-sub 为衬底,N+为中心有源区,P-sub与 Deep N-well的接触区域形成PN 结。Deep N-well 的浓度从近表面处向内部逐渐升高,呈现逆向分布,这使得形成的 PN 结能够承受更高的电压,防

14、止击穿。此外,添加的Deep N-well 对器件和衬底起到一定的隔离作1023第 31 卷光学 精密工程用,能够有效减小噪声,降低闩锁效应,从而提高光谱响应,降低器件的暗计数率10-12。使用 Silvoca软件对光探测器进行建模,得到的二维剖面结构如图 1(b)所示,由图可知,主要有效区域为光探测器底部的 PN结。2.2光探测器模型特性仿真使用 Atlas工具对光探测器模型进行光谱响应特性仿真和 AC 特性仿真,仿真得到的光探测器的光谱响应特性和 AC 特性曲线如图 2 所示。由图 2(a)可知:在入射光波长为 800 nm 时,光探测器的响应度达到最大值,约为 0.277 A/W。由图

15、2(b)可知:-3 dB带宽约为 90 MHz。2.3光学结构设计和仿真结合光探测器的仿真结果(见 2.2),选用波段为 850 nm 的红外光作为光源。光学仿真软件TracePro对光耦结构的仿真结果如图 3所示。从图 3 可以看出:在光源全角发散角为 30,光源距离光探测器 1.2 mm 的条件下,红外光主要集中在半径约为 500 m 的圆中,且辐照度从中心点向外逐渐降低。基于减小芯片面积和提高红外光利用率这两方面,对光耦结构进行优化设计。优化后的芯片封装整体结构如图 4 所示(彩图见期刊电子版)。图 4中红色部分为光源,绿色部 分 为 光 探 测 器 及 后 端 电 路,光 接 收 面

16、积 为500 m500 m,光 源 和 光 探 测 器 距 离 为1.2 mm。整个封装是一个半透明的光学腔。选用对可见光不透明且对红外光透明的环氧树脂,将它作为光学腔内的填充材料。当红外光在光探测器正上方时,红外光的利用率最大。3 光探测器与后端电路协同设计电路设计中,常见的隔离方式有变压器隔离、电容隔离以及光耦隔离等。变压器隔离的方式具有传输延时小、绝缘能力高的优点,但体积较大不适用于芯片设计;电容隔离的方式抗电磁干扰能力比较强,但是需要很大的面积,成本较高且速度较低;光耦隔离的方式面积较小适用于图 1光探测器结构及仿真图Fig.1Structure and simulation diagram of photodetector图 2光谱响应曲线和 AC特性曲线Fig.2Spectral response and AC characteristic curves1024第 7 期程翔,等:单片集成光耦隔离式驱动芯片芯片设计,但也存在着容易老化,与后续电路不适配等问题。相较于传统的将光耦与电路分开设计的方式,采用协同设计的方式将光探测器、放大电路和逻辑驱动电路集成在同一块芯片上,这样

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 专业资料 > 其它

copyright@ 2008-2023 wnwk.com网站版权所有

经营许可证编号:浙ICP备2024059924号-2