1、舰 船 电 子 工 程2023 年第 3 期1引言信号完整性是指信号在传输过程中能够保持稳定不受外界干扰的能力1。随着DDR的迭代发展，其数据传输速率在大幅度增长，根据JEDEC发布的标准，LPDDR4信号传输速率最高已经可以达到 3200MT/s4266MT/s2。DDR 在性能提升的同时，信号传输时的过冲、下冲、振铃等信号产品完整性问题也愈发严重，如果在设计时不加注意，很容易造成舰船上相关电子设备的信号传输质量无法收稿日期：2022年9月10日，修回日期：2022年10月21日作者简介：刘跃成，男，硕士研究生，研究方向：电路与系统。甄国涌，男，博士，教授，研究方向：高速信号采集存储。储成群
2、，男，博士，讲师，研究方向：恶劣环境下动态存储测试、机器视觉。单彦虎，男，博士，讲师，研究方向：动态测试技术、机器视觉。石建华，男，助理工程师，研究方向：智能仪器与嵌入式系统。基于HyperLynx的LPDDR4信号完整性分析与优化刘跃成1甄国涌1储成群1单彦虎1石建华2（1.中北大学电子测试技术国家重点实验室太原030051）（2.西安子国微科技有限公司西安710065）摘要针对LPDDR4高速信号设计布线时容易存在的反射、串扰等信号完整性问题，从阻抗匹配、能量场作用、传输线耦合的角度进行理论分析，通过HyperLynx软件对影响LPDDR4信号传输质量的关键性因素进行定量仿真，根据仿真结果
3、给出减小LPDDR4信号失真的优化方法，包括控制传输线阻抗、调整驱动端端接电阻值、调整接收端ODT电阻值、调整传输线间距和修改传输线耦合线长等。仿真结果表明优化设计后单根信号线在5Gbps速率下眼宽138.797ps，眼高361.1mV；差分信号线4Gbps速率下眼宽237.243ps、眼宽575.7mV。有效地解决了LPDDR4高速信号的信号完整性问题，一定程度上为LPDDR4的应用设计提供了参考依据。关键词LPDDR4；信号完整性；眼图中图分类号TN402DOI：10.3969/j.issn.1672-9730.2023.03.016Analysis and Optimization of
4、 LPDDR4 Signal Integrity Based onHyperLynxLIU Yuecheng1ZHEN Guoyong1CHU Chengqun1SHAN Yanhu1SHI Jianhua2（1.National Key Laboratory for Electronic Measurement Technology，North University of China，Taiyuan030051）（2.Xian Ziguo Micro Technology Co.，Ltd.，Xian710065）AbstractAiming at the signal integrity p
5、roblems such as reflection and crosstalk that are easy to exist in the design and wiring of LPDDR4 high-speed signal，this paper theoretically analyzes them from the perspective of impedance matching，energy fieldeffect and transmission line coupling，quantitatively simulates the key factors affecting
6、the transmission quality of LPDDR4 signalthrough HyperLynx software，and gives the optimization method to reduce the distortion of LPDDR4 signal according to the simulation results，including controlling the transmission line impedance，adjusting the termination resistance value at the driving，adjustin
7、g the ODT resistance value at the receiving，adjusting the transmission line spacing and modifying the coupling line length of thetransmission line.The simulation results show that the eye width of the optimized single ended transmission line is 138.797ps andthe eye height is 361.1mV at 5Gbps rate.Th
8、e eye width of the differential transmission line is 237.243ps and 575.7mV at 4Gbpsrate，which effectively solves the signal integrity problem of LPDDR4 high-speed signal，and provides a reference for the application design of LPDDR4 to a certain extent.Key WordsLPDDR4，signal integrity，eye diagramClas
9、s NumberTN402总第 345 期2023 年第 3 期舰 船 电 子 工 程Ship Electronic EngineeringVol.43 No.369总第345期满足要求，影响舰船电子设备的正常工作。通过对高速信号的仿真去分析、指导硬件电路的信号完整性设计，可以有效地解决上述问题，提高设计的可靠性3。因此，近些年国内外非常重视对信号完整性设计的研究。国外对信号完整性的研究起步较早，Eric Bogatin 博士在2005年出版的信号完整性分析设计书籍至今仍在全球畅销4，国内的李玉山教授后来也对这本书籍进行了翻译。三星、镁光、英特尔等公司都具备很成熟的信号完整性设计体系，在信号完
10、整性的研究上走在前列5。国内对信号完整性的研究起步较晚，华为、紫光、中兴三家公司对信号完整性的研究较为成熟，在国内处于领跑地位。但总体来看，国内对信号完整性的研究设计还有待加强，不少公司还停留在依靠“经验法则”进行布局布线设计，缺乏足够的理论支撑6。基于此，通过 HyperLynx电路仿真验证工具，对传输线信号带宽、耦合线宽、耦合间距等影响LPDDR4信号完整性的关键性因素进行定量仿真分析，根据仿真结果给出提高LPDDR4信号完整性的优化方法，有效地解决了LPDDR4高速信号的信号完整性问题，一定程度上为LPDDR4的应用设计提供了参考依据。2理论分析信号完整性问题是多种因素复合产生的结果，由
11、于现阶段工艺水平的限制以及器件内部各种非理想因素的存在，LPDDR4信号线在高频状态不可避免地会出现信号完整性问题，但其主要原因还是在于阻抗不匹配导致的信号反射和信号线间相互串扰的影响。故对反射和串扰的形成机理和影响进行理论分析。2.1反射信号传输实际上就是信号从驱动端经传输线到达接收端的过程。当驱动端、接收端、传输线三者任意位置处出现阻抗不匹配时，就会在阻抗突变处产生局部反射，反射回去的信号和传输过去的信号数量由反射系数P所决定7。反射系数P=Z2-Z1Z2+Z1（1）其中Z2是信号阻抗突变后所在区域的阻抗，Z1是信号阻抗突变前所在区域的阻抗。当阻抗Z2大于Z1时，反射系数为正，信号在传输路
12、径上产生正反射，信号在阻抗突变处产生信号叠加，极限情况为接收端开路时，此时接收端阻抗无穷大时，反射系数 P 值接近 1，接收端电压是入射电压的两倍。当阻抗Z2小于Z1时，反射系数为负，信号在传输路径上产生负反射，极限情况为接收端短路时，此时接收端阻抗为0，反射系数P值为-1，接收端电压为0。信号的反射会造成信号实际电压值超过理论设定值。定义信号上升过程中第一个超过设定电压值的峰值或者下降过程中第一个超过设定电压值的谷值为过冲，信号上升过程中出现过冲之后的下一个谷值或者下降过程中出现过冲之后的下一个峰值称为下冲。如果在信号上升沿或者下降沿上出现波形的非单调性，称之为回沟。如果路径上有多处阻抗不匹
13、配点，那么反射的能量无法被及时吸收，就会在一个时钟周期内反复出现电平振荡，被称为振铃。过冲、下冲、回沟、振铃都是常见的信号完整性问题8。过冲、下冲、回沟、振铃等信号完整性问题很大程度上是因为信号反射造成的，而减小信号反射的有效途径就是使得信号驱动端、接收端、传输线的阻抗保持一致。信号驱动端和接收端的内部阻抗由芯片制造厂家所设计，传输线的特性阻抗由传输线线宽、介电常数、传输线与参考层的间距等参数所共同决定，通过调整这些参数的值可以使信号线的阻抗值维持在合适的范围内。通常将传输线单端阻抗控制在50左右，差分阻抗控制在100左右。此外，如果传输线布线时存在90以下的拐角，也会很容易导致传输线阻抗的改
14、变，所以布局布线时要避免出现锐角走线。同时，信号内层走线时的通孔，信号线上的测试点，多余的线头，都会由于信号无法继续向前传输而出现Stub效应导致信号完全反射回来9，设计时要尽量避免。2.2串扰从能量场的角度讲，高频下信号线在信号传输时会向外辐射电场和磁场，如图1所示，蓝色线是相邻信号线间的电场作用的电场线，红色线是相邻信号线间的磁场作用的磁场线。信号线间的电场作用和磁场作用会干扰与之相邻的信号线，这种干扰称之为串扰，当信号线距离过近时，串扰会表现的更加明显，对信号线的特性阻抗和传输速度造成影响。从传输线耦合的角度讲10，当传输线上有变化的电流通过时，会因为互感作用在另一条信号线上产生电压。当
15、传输线上有电压变化时，会因为互容作用产生变化的电流。设相邻导线间的互感系数为 LM，互容系数为 CM。则由互感引起的串扰电压11。刘跃成等：基于HyperLynx的LPDDR4信号完整性分析与优化70舰 船 电 子 工 程2023 年第 3 期vL=LMdidt（2）由互容引起的耦合电流11：ic=CMdvdt（3）蓝线红线红线图1串扰能量场示意图图2传输线耦合示意图如图2所示，当Line1上有从驱动端到接收端的信号通过时，Line2上由于互感作用产生向后的互感电流iL、由于互容作用产生向前的电流ib和向后的电流if。因此串扰对相邻传输线的两端都有影响，定义靠近驱动端的传输线受到的串扰为近端串
16、扰，远离驱动端的传输线受到的串扰为远端串扰。100.0050.00-0.00-50.00-100.00-150.00Voltage/V图3近端串扰和远端串扰远端串扰的耦合电流流向与Line1电流流向相同，因此Line2上的前向耦合电流与已经存在的前向耦合电流不断叠加，最终表现在V/t信号图上为幅值较高但持续时间较短的脉冲型干扰。近端串扰的耦合电流流向与Line1电流流向相反，其在传输周期内耦合电流是以恒定的速度流向近端，不会进行叠加，在信号图上表现出幅值较低、持续时间较长的特点。3阻抗匹配方案设计与优化3.1叠层设置综合考虑加工工艺、布局走线、阻抗控制、设计成本等因素，采用如图4所示PCB叠层设计，使信号层单端走线阻抗尽量控制在50左右，差分走线控制在100左右，并使外层信号层有一个地层做信号返回路径，内层信号层有两个地层做返回路径，以保证信号层回流路径有完整的参考地平面，减少信号间串扰、提高信号完整性。图4LPDDR4 PCB板层叠设置示意图3.2阻抗匹配分析如图 5 所示为主控芯片与 LPDDR4 发送数据的简化电路图，传统低速信号驱动端输出阻抗低，接收端输入阻抗高，以使信号源的驱
