1、一种消除电秒表市电频率准确度引入测量误差的电路设计常力文 尹杰 薛凯 白旭升摘 要：针对电秒表检定时市电频率不准确度带来的测量误差问题，设计了一种消除测量误差的电路模块。该模块采用大规模数字集成电路完成时基信号的倍频，可以快速的跟踪市电频率信号，具有高精度、高稳定度的特点。最终根据JJG601-2003时间检定仪检定规程对使用该模块电路的指针式电秒表检定仪器技术指标进行检定，结果说明该电路设计满足检定需求，并且提高了指针式电秒表检定的计量特性。关键词：测量误差;集成电路;高精度;指针式电秒表0.引言指针式电秒表是以市电驱动度盘，进而进行测量的一类时间间隔测量仪器。由于指针式电秒表内部时间基准信
2、号与市电频率有关，虽然市电频率的波动范围很小，但是对于测量精度可以到达1ms的指针式电秒表来讲，却不是可以忽略的影响。现目前解决市电频率准确度引入误差最有效的方法是同频率源法。也就是在检测指针式电秒表时，检定仪器使用的时基信号也必须由市电频率产生，以此来消除市电频率不准确度带来的影响。因此指针式电秒表的检定需要引入市电频率作为时基信号，并且指针式电秒表的分辨力可以到0.001s，所以作为时基信号的方波至少要到达0.1ms。于是需要对50hz的市电频率信号倍频。传统的倍频方式是利用锁相环电路和可编程的逻辑器件形成倍频信号，其电路调试复杂，倍频精度不高，且倍频范围有限。本设计利用大规模集成电路FP
3、GA来设计数字倍频电路模块，不仅优化了电路结构，而且还提高了指针式电秒表检定的计量特性。1.方法介紹同频率源法总体结构，具体可分为降压变压器模块，整形电路模块，倍频电路模块，以及相关测量模块构成。其中数字电路设计局部主要由现场可编程门阵列（FPGA）完成;模拟电路局部主要由降压变压器，稳压电路，整形电路，开关电路完成。2.电路模块具体实现2.1模拟电路局部具体实现模拟电路局部主要作用是将市电频率信号引入FPGA中。首先，接入市电频率信号（220V，50hz），通过ZMPT101B降压变压器，降压比为110：1，输出信号为降压后的频率信号（2V，50hz）;然后，由于FPGA引脚电平为TTL电平
4、，所以需要将降压变压器输出的信号再接入波形整形电路（主要由LT1715构成的比拟器电路）输出信号为（3.3v，50hz）频率信号;最后，将该整形过后的频率信号作为FPGA的输入信号，完成时基信号的引入。2.2数字倍频器的设计传统的数字倍频器模型，存在测周期计数器带来的误差，与除法器带来的截断误差。测周期计数器带来的误差主要是存在1个字的量化误差，可以通过提高测周期计数器系统时钟频率来减小其误差值。除法器带来的误差，主要是因为当测周期计数值C与倍频系数N相除时，如果能整除，即实现了F_OUT=NF_in的倍频功能;但如果不能整除， 在分频器进行分频时只取了整数局部，舍去了余数局部，产生了误差。为
5、了解决这一误差，本设计采用具有自补偿功能的数字倍频器，其具体原理图可由图2-1表示。数字倍频器的具体实现用verilog硬件电路描述语言实现，采用模块化的设计思路，具体可分为四个模块进行实现。测周期计数器模块主要作用是将输入的市电频率50hz信号，通过系统时钟周期进行计数，然后将计数结果送到除法器作为被除数，倍频系数N作为除数，经过除法器后得到的商和余数，分别进入输出脉冲调节器模块，根据余数补偿原理，对其最终输出的分频系数D1做调整，最后将分频系数送入到分频器模块，最终输出信号Clk_out即为倍频后的信号。为了验证该电路的正确性，对其进行仿真实验，图2-2为数字倍频器仿真结果，在这里输入信号
6、是波动的50hz市电频率信号，经过测周期计数器（系统时钟是10mhz），得出测周期计数器计数值C为200200，倍频系数N为400，经过除法器后得出商为500，余数为200，最终将系统时钟进行500倍倍频，200的余数补偿，最终可以看出输出倍频时钟信号周期为50100ns，该时钟信号为成功补偿后的信号。3.测量结果分析最后对使用新型的基于FPGA的数字倍频器的电秒表检定模块进行检定，输出时间间隔测量结果如表3-1所示。从结果中可以看到，使用数字倍频器模块的检定仪测试结果满足JJG601-2003时间检定仪检定规程规定的最大允许误差范围，具有实际的工程应用价 值，从侧面证明了本电路设计，不久优化了电路结构，提升了计量特性，还缩短了开发周期，节约了开发本钱。参考文献：1马凤鸣. 时间频率计量M.北京：中国计量出版社， 2023.2全国时间频率计量委员会. JJG601-2003 时间检定仪检定规程S. 北京：中国计量出版社， 2023.3林霄舸. 一种低频高精度全数字化倍频器J.哈尔滨工业大学学报， 1995;27（3）：109-113.4秦同， 李诺， 金月红. 关于消除电秒表频率准确度引入误差测量方法研究J. 现代测量与实验室管理，2023.5宣贯. 数字倍频器的FPGA实现D.成都：电子科技大学，2023.