1、FPGA 内部资源测试探讨贺云，肖梦燕，唐锐（工业和信息化部电子第五研究所，广东广州511370）摘要：FPGA功能的稳定与可靠对于其应用至关重要。根据FPGA内部结构特点将其分为可配置逻辑模块、输入输出单元、内部互连线路、块RAM、DSP和时钟管理单元，以及其他特殊的功能模块，阐述了主要的FP-GA测试方法并进行简要的比较。通过分析FPGA的典型故障，比如固定型故障、短路故障、开路故障、暂态故障和延迟故障等，归纳了各个模块对应的测试方法，以期能够帮助简化FPGA测试工作，提高FPGA测试效率。关键词：可编程逻辑阵列；内部结构；故障类型；测试方法中图分类号：TP 302.2文献标志码：A文章编
2、号：1672-5468（2022）01-0036-06doi:10.3969/j.issn.1672-5468.2022.01.008Discussion on Internal Resource Testing of FPGAHE Yun，XIAO Mengyan，TANG Rui（CEPREI，Guangzhou 511370，China）Abstract：The stability and reliability of FPGA functions are critical to its application.Accordingto the internal structure of
3、FPGA，it is divided into configurable logic module，input and outputunit，internal interconnection circuit，block RAM，DSP，clock management unit and otherspecial function modules，and the main FPGA testing methods are explained and compared briefly.Through the analysis of typical FPGA faults，such as fixed
4、 faults，short-circuit fauts，open-circuit faults，transient faults and delayed faults，the test methods corresponding toeach module are summarized so as to help simplify FPGA test work and improve FPGA test.Keywords：field programmable gate array；internal architecture；fault type；test method收稿日期：2021-07-
5、27修回日期：2021-08-03作者简介：贺云（1991），男，云南昭通人，工业和信息化部电子第五研究所电子元器件应用验证中心助理工程师，硕士，主要从事元器件检测与可靠性评价相关工作。通信作者：唐锐（1979），男，四川射洪人，工业和信息化部电子第五研究所元器件检测中心高级工程师，从事IC与器件类检测与可靠性评价工作。电 子 产 品 可 靠 性 与 环 境 试 验ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING计量与测试技术2022年2月第40卷 第1期Vol40 No1 Feb.，20220引言由于现场可编程门阵列（FPGA）
6、器件具有体积小、能耗低、高性能、高可靠性和可重复编程等优点，所以其在电子通信、人工智能和军工等领域得以广泛地应用。从最初的万门级到目前的千万门级乃至更高，FPGA朝着高集成度、大规模化方向不断地发展。如何快速高效、低成本地筛选出不合格产品，判断故障类型并实现故障定位具有重要的意义。FPGA的测试是配置后施加测试向量并对输出进行检测比较的过程，完整的测试需要大量的测试配置。FPGA内部包含可编程逻辑资源模块（CLB）、输入输出组（IOB）、内部互连线路（IR）、块RAM、DSP和时钟管理单元（CMT），以及其他特殊的功能模块，因此在测试中常采用分治法将FPGA以模块进行划分，根据各个模块的典型故
7、障有针对性地选择测试方法。本文将简要地介绍和总结FPGA内部DIANZI CHANPIN KEKAOXING YU HUANJING SHIYAN36DIANZI CHANPIN KEKAOXING YU HUANJING SHIYAN第1期各个模块的故障类型和常用的测试方法。1FPGA器件结构与故障分类1.1 FPGA基本结构CLB是FPGA中最基本同时也是数量最多的功能模块，它呈行列状遍布于芯片内部。以Xilinx的FPGA为例，每一个CLB均由Slice组成，Slice分为普通逻辑单元SliceL和可配置为存储器的逻辑单元SliceM。两种Slice内部的资源类别相同，均由查找表（LUT
8、）单元、触发器（FF）、进位逻辑及若干与门、异或门和选择器构成1。IOB是直接连接芯片内部硅片管脚（PAD）的输入输出缓冲单元，在不同的电气标准下对输入/输出信号进行匹配输入或驱动输出，所有的IOB都就近布置有一组对输入输出信号进行逻辑处理的IOLOGIC。岛型FPGA的内部互连线路（IR）最初描述为开 关 盒（SB）和 连 接 盒（CB）模 型 2，随 着FPGA连线资源的丰富，SB/CB模型难以描述，取而代之为开关矩阵（SM）的结构3。IR主要包括SM和金属互连线，其中SM主要是由可编程连接点PIP构成。BRAM模块是片内集成的专用双端口可读写存储单元，分布于CLB之间，BRAM功能、数据
9、位宽、读写模式、FIFO模式和标志信号等可配置。CMT（比如数字时钟管理器DCM、相位匹配分频器PMCD、锁相环PLL和MMCM等）实现时钟信号的倍频分频、时钟偏移、频率综合和时钟抖动滤波去歪斜等功能。此外，为了进一步地加强FPGA性能，片内还会集成PCIE、DSP和乘法器等功能模块。典型的SRAM型FPGA的主要构成如图1所示。1.2 FPGA故障类型FPGA芯片内部电路资源种类多，对应的结构和功能各有差异，因此表现出的故障类型也不同。一般地，各个功能模块可能出现的故障有：固定型故障、短路故障、开路故障、暂态故障和延迟故障等4；此外还有存储资源中的地址译码故障、转换故障、字内或位耦合故障、读
10、写破坏故障和码敏感故障等。固定型故障是指电路中至少一条线路不论输入什么电平始终固定为逻辑高或低电平，分为固定1故障和固定0故障。常见的有CLB模块中的查找表断开故障、PIP的常开和常闭故障、IOB端口的固定高或低电平故障等。短路故障，或被称为桥接故障，常见的有IR中互连线与电源短接、接地故障和线之间的短路故障等。集成电路中某些缺陷不能描述为门级的固定型故障，需要在晶体管级建立故障模型，定义为晶体管开路、栅极源极漏极开路等。不同于固定型故障，暂态故障表现为瞬态或间歇性，一般认为由电源电磁干扰、粒子辐射、噪声和生产制造工艺不达标等导致。延迟故障是电路中信号的动态故障，多为触发和响应时延，表现为脉冲
11、信号的边沿参数变化等，常发生于IOB模块、IR模块和CMT模块等，对电路时序的影响极大，常归因于元件参数变化或电路结构设计不合理等。其余故障模式不再赘述，聚焦于器件的典型故障有助于简化测试工作。2FPGA测试方法FPGA的测试有多种分类方法，比如：按测试目的分为设计验证测试、生产测试、特性分析测试和失效分析测试；按测试阶段分为晶圆测试、成品测试和来料检验测试；按产生配置模型的途径，又分为面向制造的测试（MTP）和面向应用的测试（ATP）；按测试内容分为参数测试、功能测试和结构测试；按测试激励的生成方式进行分类，又分为确定性方法、穷举测试、伪穷举测试和伪随机测试等。Toutounchi等人提出了
12、学术界关于FPGA测试的参考标准：1）测试方法应与具体芯片结构无关，具有普遍适用性；2）与芯片阵列规模无关，容易图1FPGA内部结构示意图贺云等：FPGA内部资源测试探讨37电子产品可靠性与环境试验DIANZI CHANPIN KEKAOXING YU HUANJING SHIYAN电子产品可靠性与环境试验2022年推广；3）测试方法具有可重复性、自动化程度高；4）覆盖率易以统计5。2.1 ATE测试FPGA生产企业多以ATE进行流水线测试，常用 的ATE机 台 主 要 包 括ADVANTEST V93000、Teradyne J750和UltraFLEX。测试机台均集成高精度电源、计量仪器、
13、信号发生器和模式生成器等，可保证测试速度和自动化要求，操作便捷且易以扩展，因此，对ATE的测试方法和效率提升有着大量的研究。ATE测试需反复修改FPGA配置数据以生成ATE可识别并执行的测试向量。配置数据较多时会占用ATE内部大量的存储资源，若使用设备商提供的板卡来扩展ATE的存储深度则是一笔巨大的 开 销，通 常 也 使 用U盘、存 储 卡、硬 盘 和FLASH存储器作为外部存储介质存储配置数据，不过控制相对复杂，需要使用专门的控制芯片或占用FPGA部分资源。测试时间是测试成本的一个关键因素，近年来为了缩短测试时间有着大量的研究6。2.2内建自测试内建自测试（BIST）的门槛较低，无需借助昂
14、贵的ATE设备，只需很少的管脚，甚至可以利用边界扫描寄存器，使用简单的仪器观察检验电路输出结果分析模块（ORA）的输出响应即可。BIST不受负载板或测试头的电气性能的限制，可以进行全速测试，同时很大程度上降低对ATE带宽、存储和信号通道的要求。在BIST测试中，将FPGA逻辑资源配置成3个模块：测试向量生成模块（TPG）、ORA和被测模块（BUT）。TPG根据BUT功能进行编写，产生测试向量、ORA控制信号和处理ORA反馈信号。BIST逻辑简图如图2所示。在对部分资源测试完毕后，通过FPGA的可编程性将TPG、ORA和BUT模块资源调换，即可测试另一个部分的资源，从而能通过若干次配置、测试覆盖
15、到所有的逻辑资源。BIST还分为在线和离线两种模式。在线测试时芯片正常工作，主要有并发和非并发两种测试方法：并发模式下测试与电路正常操作同时进行，互不干扰；非并发模式在电路空闲状态下进行，常用来进行故障诊断测试，可随时中断。离线模式对电路的实时故障无能为力。离线模式也分为功能性离线BIST和结构性离线BIST。BIST可以测试CLB、IR和部分内嵌模块。2.3边界扫描链测试法FPGA的配置可以采用两种方法：1）将位流文件转换为ATE可识别的数据文件进行测试；2）在测试过程中直接通过边界扫描链（JTAG）和专用下载电缆，通过一个专用PROM将位流配置数据下载到FPGA中。边界扫描结构主要由测试存
16、取接口（TAP）、TAP控制器和几类寄存器组成7-8，TAP包 含 测 试 模 式 选 择（TMS）、测 试 时 钟（TCK）、测试数据输入引线（TDI）、测试数据输出引 线（TDO）和 测 试 重 置（TRST）5个 端 口。TRST端口非必需，JTAG结构示意图如图3所示。要实现芯片的边界扫描测试功能，芯片内部必须集成有边界扫描模块，对信号的输入输出处理也要在芯片设计阶段就加以考虑。此外，JTAG测试法属于黑盒测试，只能通过IOB的输出判定故障是否发生，无法进一步地实现故障定位，而且受限于IOB数量导致操作时配置难度较大。图3边界扫描结构示意图图2BIST逻辑简图38DIANZI CHANPIN KEKAOXING YU HUANJING SHIYAN第1期3CLB测试CLB资源较多，除了与或等基本逻辑外还可配 置 为 查 找 表（LUT）、函 数 发 生 器、RAM或FIFO、触发器/锁存器和移位寄存器等，实现加乘法、快速进位链和高速串并-并串转换等高级逻辑功能。CLB模块功能通过将所有的电路单元划分为不同的功能电路进行测试。3.1 LUTCLB数量大且呈行列分布，LUT测 试