1、78电力与电子技术Power&Electronical Technology电子技术与软件工程Electronic Technology&Software Engineering1 引言宽带数字波束形成是宽带数字阵列雷达的关键技术之一，该技术可以解决宽带数字阵列的孔经渡越问题，保证数字波束主、副瓣性能，从而提高雷达的探测、距离分辨率及目标识别性能1-2。与传统的窄带 DBF 系统不同，宽带DBF系统在使用数字时延滤波器解决孔径渡越问题的同时，FPGA 资源消耗也成几十倍增长，给工程实现带来不小的困难。关于宽带 DBF 工程实现研究的文献很多，但均注重基本功能实现，或者通过增加阵列前端处理来减少
2、后端压力，对于大规模宽带数字阵列，存在设备量偏大、成本高的问题3。在文献 4、5 给出了一种基于子阵划分的宽带波束形成方法，可以很好解决大规模阵列宽带 DBF 实现难题，然而该方法基于传统的模拟子阵划分方法，波束扫描角度范围存在一定局限性，无法满足宽带 DBF 应用的通用性。为了解决大规模宽带 DBF 工程实现难题，本文首先研究宽带数字波束形成基本原理，并对工程应用问题进行仿真分析，给出了一种基于动态子阵划分的宽带数字波束形成方法，该方法能根据波束指向的变化，动态的选择相应的通道进行子阵合成，且波束性能不受指向角度范围影响。该方法易于工程实现，且 FPGA 时延滤波器的资源消耗不随输入通道的增
3、加而增加。2 时域宽带数字波束形成原理及实现2.1 宽带数字波束形成原理6考虑 N 个阵元，间距为 d 的均匀直线阵列，被调制的宽带脉冲信号数学表达式为：（1）其中，f0为载频，T 为脉冲宽度，x(t)调制信号，零中频接收处理后得到宽带基带信号为：（2）信号从空间远场入射到均匀直线阵列上，以第一个阵元作为参考，可得第 k 个阵元相对于第一个阵元的时延为 （3）其中，0为空间信号的入射方向偏离阵列法线方向夹角，c 为电磁波在真空中传播的速度。第 1 个阵元接收信号表达式为（2），则第 k 个阵元接收信号为：（4）其中，k为 k 号阵元接收信号相对于第 1 个阵元接收信号的延时，则其对应的基带信号
4、为：（5）由（5）式可得，通过先对第 k 通道基带信号进行移相2f0k，再延时补偿 k，便可以实现所有阵元基带信号对齐累加，使波束主瓣方向对准期望方向。2.2 工程实现在工程实现过程中，信号移相与窄带数字波束形成实现一致，而延时补偿则需通过数字时延滤波器来实现，设信号采样间隔为 Ts，由（3）式，延时 k可表示为：（6）其中，round(x)表示对 x 进行四舍五入取整，l 为小数采样周期时延，-0.5 l0.5。基于分数延时的宽带数字多波束形成实现结构如图 1 所示，宽带信号经过阵列前端处理（AD 采样、通道均衡等）后，通过高速光纤送至 DBF 系统形成多个宽带波束。通常，宽带 DBF 系统
5、由多片 FPGA 构建实现，需要同时形成多个宽带波束，而宽带信号带宽高，需要高时钟频率进行采样，一般达到 200 Mhz 以上，FPGA 内部的乘法器资源很难再进行复用，1 个宽带波束形成均需要独立的处理资源7。其中，数字移相只需要一次复乘即可完成，整数延迟通过 D 触发器实现，而分数延时滤波器则需要消耗大量的乘法器资源。因此，如何使系统形成更多的波束，分数延时算法及滤波器阶数的选取显得至关重要。2.3 分数时延算法设计分数延时滤波器的过程即为选择一数字滤波器，使其冲激响应逼近 hid(n)或频率特性逼近 Hid(ejw)：hid(n)=sinc(n-l)（7）Hid(ejw)=e-jwl （
6、8）目前常用的分数时延实现方法主要有插值法、理想冲激响应加窗法、最大平坦准则逼近法、最小二乘法、等纹波法和基于 Farrow 结构的可变分数延时法等。对于宽带 DBF 系统，由于阵元数众多，滤波器阶数越多，系统资源消耗就越基于动态子阵划分的宽带数字波束形成程进季承刘俊（中国电子科技集团公司第十四研究所 江苏省南京市 210039）摘要：本文研究了宽带时域数字波束形成基本原理，对于大规模阵列宽带数字波束形成工程实现难题，给出了一种基于动态子阵划分的实现方法，该方法能根据波束指向的变化，动态的选择相应的通道进行子阵合成，且波束性能不受指向角度范围影响。该方法易于工程实现，且 FPGA 时延滤器的资
7、源消耗不随输入通道的增加而增加。关键词：FPGA；数字波束形成；时延滤波；动态子阵划分；小数采样周期时延79电力与电子技术Power&Electronical Technology电子技术与软件工程Electronic Technology&Software Engineering大，系统实现就越困难。因此，需要对不同阶数滤波器的延时性能的进行分析，选取合适的滤波器阶数能同时兼顾工程实现和系统性能，下面分别对两种滤波器阶数（16 阶，32 阶）的分数延时性能图 1：基于分数延时的宽带数字多波束形成实现结构图 2：不同阶数分数延时滤波器的幅频、群延时特性80电力与电子技术Power&Electr
8、onical Technology电子技术与软件工程Electronic Technology&Software Engineering进行仿真分析，分数延时算法采用理想冲激响应加窗法，如图 2 所示，这两种滤波器均有不错的幅频、群延时特性，随着滤波器阶数的增加，性能也会越来越好，当然也带来系统资源消耗的成倍增长。3 基于动态子阵划分的宽带数字多波束形成实现对于大型数字阵列，每个阵列通道均采用分数时延滤波来实现精确数字延时，不论系统使用何种延时算法，FPGA资源消耗都非常巨大，系统设备量较窄带DBF成数倍增长。又由以上仿真，为了保证系统的幅频和群延时特性，滤波器的阶数很难进一步优化和降低。因此
9、，本文下面将研究一种动态划分子阵的方法实现宽带多波束形成，提高其工程可实现性。3.1 动态子阵划分的宽带DBF 处理架构基于动态子阵划分的宽带 DBF 处理架构如图 3 所示，宽带 AD 数据经过下变频和均衡处理后，通过高速光纤送宽带 DBF 系统后，DBF 依据要形成的多波束指向，分别进行数字移相和整数延迟后，再依据相关准则，将相关通道先子阵合成，然后在进行分数阶数字延时。最终，再将所有的子阵进行合成，形成系统需要的波束。与常规处理方法不同,没有在每个阵列通道中均进行数字移相、整数延时以及分数延时，本文通过优化实现结构，阵列采用阵元级移相、整数时延和子阵级分数时延相结合的方式完成整个阵列天线
10、的波束形成。采用该结构，可以大大减少分数延时滤器的个数，从而大幅减少 FPGA 资源消耗，降低系统应用成本，明显提高工程可实现性。更为重要的是，系统通过动态的子阵划分，不仅可以抵消孔径渡越时间，获得较宽的瞬时信号带宽，而且系统性能可以不太受影响。图 3：基于动态子阵划分的宽带 DBF 处理架构图 4：小数采样周期时延特性分析81电力与电子技术Power&Electronical Technology电子技术与软件工程Electronic Technology&Software Engineering3.2 分数延时的周期性分析宽带 DBF 系统实现瓶颈主要在采用何种滤波算法及花费多大代价来实现
11、小数采样周期时延，因此，需要对整个阵列的小数采样周期时延特性进行详细分析，才能实现处理架构的优化，达到系统性能与 FPGA 资源消耗之间平衡。由式（6）可知，小数采样周期时延的变化范围在（-0.5,0.5，通过仿真可知，l 随阵列单元呈周期性变化，周期大小与波束指问偏离阵列法向的程度相关，当波束指向偏离法向较近时，周期变化相对较慢，当波束指问偏离法向较远时，周期变化相对较快。如图4所示，波束指向分别为 5度、55 度时，分数时延的变化规律。对于整个阵列而言，每个阵列通道经过数字移相、整数时延后，相邻阵元的延时比较接近，而经过一定数量的阵元周期后，阵列延时又几乎相等。因此，将相邻阵元进行子阵合成
12、，或者根据阵元变化的周期性，将延时几乎相等的阵列进行子阵合成，然后再进行分数时延滤波，可以大幅减少分数时延滤波器的使用，从而降低 FPGA 资源消耗。3.3 动态子阵划分与传统意义上的相控阵雷达划分子阵有所不同，本方法只在分数时延滤波器前进行子阵划分，整个阵列前端依然是阵元级数字化处理方式。但是，由于对分数时延进行了近似处理，当子阵划分方法和子阵划分数量不同时，系统宽带波束性能同样会有明显的性能差异，主要体现在波束最高旁瓣、主瓣宽度、低副瓣加权性能等方面。本文分别从下面两种子阵划分方式进行相关研究。图 6：波束指向 5、60的方向图图 5：不同精度时延滤波器的幅频、群延时特性82电力与电子技术
13、Power&Electronical Technology电子技术与软件工程Electronic Technology&Software Engineering3.3.1 相连阵元的子阵划分相连阵元的子阵划分方法有很多，例如规则划分和不规则划分，规则划分又可以分为规则不重叠子阵划分和规则重叠子阵划分，不规则划分同样也可以分为不规则不重叠子阵划分和不规则重叠子阵划分。由于对相连阵元的分数延时进行了近似处理，子阵内阵元信号包络并没有完全对齐，该方法会对系统性能带来一定损失，导致天线方向图出现栅瓣、副瓣零深变浅等问题。当子阵数较多时，子阵级的波束形成性能与未划分子阵的情况比较接近，但此时的分数延时滤
14、波器仍较多；当子阵数较少时，虽然分数延时滤波器数量减少了很多倍，但波束形成效果较差。相连阵元子阵划分法在波束指问偏离阵列法向较近时，采用对称子阵分布划分法可以取得不错的性能；但当波束指问偏离法向较远时，由图 5 可知，相邻阵元间延时差变大，无法再近似处理，此时，该方法方向图会恶化严重，工程实现存在局限性。3.3.2 动态周期性子阵划分为了解决上述问题，需要研究一种动态的子阵划分方法，解决方向图性能随波束扫描角度偏离法向带来的恶化问题，同时子阵划分数量不宜过多且易于工程实现。在工程实现过程中，对于小数采样周期时延，需要进行保留几位小数和量化处理，保留小数位数越多，则表示分数延时的精度就越高，由以
15、下仿真可知：小数采样周期时延分别取 0.36，0.37，0.38，0.39，0.40，0.41，0.42，0.43，0.44时，滤器的幅频特性几乎是一致的，而群延时特性与小数采样周期时延的量化精度相关，相差 0.01。因此，滤波器的幅频和群延时特性对小数采样周期时延量化精度并不敏感，当小数采样周期时延量化精度只保留一位小数时，它的取值只有-0.5，-0.4，-0.3，-0.2，-0.1，0，0.1，0.2，0.3，0.4，0.5，共 11 种。此时，不论阵列的输入规模和扫描角度如何变化，系统对应的分数时延滤波器系数可以简化到只有 11 种。通过以上分析，系统的子阵划分准则可以依据每个阵元的小数
16、采样周期时延保留 1 位小数量化值来进行，此时对应整个阵列，子阵数量只有 11 个。采用该方法，无论波束指向和输入阵元数量如何变化，都可以将相邻单元和时延周期变化的阵元合成子阵。对于 FPGA 实现，只需要通过 if-else 语句对阵元的小数采样周期时延值进行判别，送对应的子阵进行合成即可。此外，当 FPGA 输入通道固定后，随着波束指向的变化，单个子阵内合成通道呈动态变化的。4 性能仿真通过仿真对动态子阵划分的波束合成性能进行验证，仿真条件如下：均匀线阵，阵元数 128，信号为宽带线性调频信号，载波频率 f0等于 1.1 GHz，信号带宽 200 MHz，时宽200 us，基带采样频率 250 MHz，阵元间距为信号最高频率对应波长的一半，分数时延滤波算法采用理想冲激响应加窗法，滤波器的阶数选择 16 阶，幅度权为均匀权。如图 6 所示，方向图波束指向分别为 5、60，其中蓝色为理想延时处理结果，绿色为采用阵元级分数延时滤波器处理结果，红色为子阵级分数延时滤波器处理结果，由图可知，除远区极少几个副瓣略有抬高外，动态子阵级与阵元级方向图性能基本一致，但是，处理资源却比阵元级节省达90