ImageVerifierCode 换一换
格式:DOCX , 页数:2 ,大小:17.78KB ,
资源ID:3177928      下载积分:4 积分
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝扫码支付 微信扫码支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.wnwk.com/docdown/3177928.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(芯片测试的几个术语及解释.docx)为本站会员(a****2)主动上传,蜗牛文库仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知蜗牛文库(发送邮件至admin@wnwk.com或直接QQ联系客服),我们立即给予删除!

芯片测试的几个术语及解释.docx

1、CP、FT、WATCP是把坏的Die挑出来,可以减少封装和测试的成本。可以更直接的知道Wafer 的良率。FT是把坏的chip挑出来;检验封装的良率。现在对于一般的wafer工艺,很多公司多把CP给省了;减少成本。CP对整片Wafer的每个Die来测试而FT则对封装好的Chip来测试。CP Pass 才会去封装。然后FT,确保封装后也Pass。WAT是Wafer Acceptance Test,对专门的测试图形(test key)的测试,通过电参数来监控各步工艺是否正常和稳定;CP是wafer level的chip probing,是整个wafer工艺,包括backgrinding和backm

2、etal(if need),对一些基本器件参数的测试,如vt(阈值电压),Rdson(导通电阻),BVdss(源漏击穿电压),Igss(栅源漏电流),Idss(漏源漏电流)等,一般测试机台的电压和功率不会很高;FT是packaged chip level的Final Test,主要是对于这个(CP passed)IC或Device芯片应用方面的测试,有些甚至是待机测试;Pass FP还不够,还需要做process qual 和product qualCP 测试对Memory来说还有一个非常重要的作用,那就是通过MRA计算出chip level 的Repair address,通过Laser R

3、epair将CP测试中的Repairable die 修补回来,这样保证了yield和reliability两方面的提升。CP是对wafer进行测试,检查fab厂制造的工艺水平FT是对package进行测试,检查封装厂制造的工艺水平对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了FT测试时间;但是有些测试项必须在FT时才进行测试(不同的设计公司会有不同的要求)一般来说,CP测试的项目比较多,比较全;FT测的项目比较少,但都是关键项目,条件严格。但也有很多公司只做FT不做CP(如果FT和封装yield高的话,CP就失去意义了)。在测试方面,CP比较难的是探针卡的

4、制作,并行测试的干扰问题。FT相对来说简单一点。还有一点,memory测试的CP会更难,因为要做redundancy analysis,写程序很麻烦。CP在整个制程中算是半成品测试,目的有2个,1个是监控前道工艺良率,另一个是降低后道成本(避免封装过多的坏芯片),其能够测试的项比FT要少些。最简单的一个例子,碰到大电流测试项CP肯定是不测的(探针容许的电流有限),这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了(可以提高效率),所以有时会觉得FT的测试项比CP少很多。应该说WAT的测试项和CP/FT是不同的。CP不是制造(FAB)测的!而CP的项目是从属于FT的(也就是

5、说CP测的只会比FT少),项目完全一样的;不同的是卡的SPEC而已;因为封装都会导致参数漂移,所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die,在CP是通过trimming来定向确定做成其系列中的某一款,这是解决相似电路节省光刻版的最佳方案;所以除非你公司的wafer封装成device是唯一的,且WAT良率在99%左右,才会盲封的。据我所知盲封的DH很少很少,风险实在太大,不容易受控。WAT:wafer level 的管芯或结构测试CP:wafer level 的电路测试含功能FT:device level 的电路测试含功能CP=

6、chip probingFT=Final TestCP 一般是在测试晶圆,封装之前看,封装后都要FT的。不过bump wafer是在装上锡球,probing后就没有FTFT是在封装之后,也叫“终测”。意思是说测试完这道就直接卖去做application。CP用prober,probe card。FT是handler,socketCP比较常见的是room temperature=25度,FT可能一般就是75或90度CP没有QA buy-off(质量认证、验收),FT有CP两方面1. 监控工艺,所以呢,觉得probe实际属于FAB范畴2. 控制成本。Financial fate。我们知道FT封装和

7、测试成本是芯片成本中比较大的一部分,所以把次品在probe中reject掉或者修复,最有利于控制成本FT:终测通常是测试项最多的测试了,有些客户还要求3温测试,成本也最大。至于测试项呢,1. 如果测试时间很长,CP和FT又都可以测,像trim项,加在probe能显著降低时间成本,当然也要看客户要求。2. 关于大电流测试呢,FT多些,但是我在probe也测过十几安培的功率mosfet,一个PAD上十多个needle。3. 有些PAD会封装到device内部,在FT是看不到的,所以有些测试项只能在CP直接测,像功率管的GATE端漏电流测试IgssCP测试主要是挑坏die,修补die,然后保证die在基本的spec内,function well。FT测试主要是package完成后,保证die在严格的spec内能够function。CP的难点在于,如何在最短的时间内挑出坏die,修补die。FT的难点在于,如何在最短的时间内,保证出厂的Unit能够完成全部的Function。

copyright@ 2008-2023 wnwk.com网站版权所有

经营许可证编号:浙ICP备2024059924号-2