1、 集成电路应用 第 40 卷 第 1 期（总第 352 期）2023 年 1 月 29Research and Design 研究与设计有-89.5db，且温度系数高达126ppm/，且没有降低噪声的电路部分。电子科技大学的张哲、余先银等人利用运放钳位流过晶体管的电流的比例，降低运放失调电压和等效输入噪声至带隙输出电压的增益，将低频时的输出噪声降低至2.67V/Hz1/24，降噪效果不理想。清华大学电子工程系光子学技术研究所的N Agarwal等人采用斩波调制电路来降低输出噪声5，在1kHz的频率下的输出噪声为0.4V/Hz1/2，输出噪声依旧比较高，而且温度系数也相对较高。针对以上问题，本文
2、提出了一种带有斩波以及共源共栅负反馈回路的高PSRR、低噪声电路结构。0 引言基准电压源作为集成电路的重要模块之一，能够产生精准的基准电压，从而被广泛应用于集成电路领域1，随着芯片系统的不断发展，对基准电压源的要求也越来越高。针对基准电压源的设计，国内外学者提出了不同的结构。苏州大学的殷嘉琳团队通过采用正、负两路反馈使输出基准电压获得了高交流PSRR，低频时的PSRR达到了-107db，并对电路使用温度补偿技术，降低了温漂系数2。上海建桥大学Jun S采用折叠电流镜以及运算放大器电压反馈稳定电压波动提高PSRR3，虽然低频时PSRR有所提升，但提升幅度有限，低频时的基准源PSRR仅基金项目：国
3、家自然科学基金项目（11874124）。作者简介：朱涛，广东工业大学物理与光电工程学院，硕士研究生；研究方向：集成电路设计。通信作者：魏荣臣，珠海市杰理科技股份有限公司，工程师，硕士；研究方向：集成电路设计。黄海涛，珠海市杰理科技股份有限公司；研究方向：集成电路设计。收稿日期：2022-08-23；修回日期：2022-12-27。摘要：针对传统带隙基准源受噪声、失调电压、温度系数影响大和电源抑制比（power supply rejection ratio，PSRR）低等问题，阐述一种具有高PSRR、低噪声的带隙基准电压源。通过采用在运放中加入斩波调制电路，利用其调制特性，滤除具有高频成分的噪声
4、和失调电压，降低了电路中产生的噪声，采用PMOS共源共栅负载的NMOS共源共栅负反馈放大电路提高了电路的PSRR。电路使用HLMC 28nm CMOS工艺实现，Spectre仿真结果表明，在3V电压下，基准输出电压为1.22V，低频时PSRR为-150db；在1kHz频率下的输出噪声为165.6nV/Hz1/2。关键词：带隙基准源，电源抑制比，斩波，反馈，噪声。中图分类号：TN402 文章编号：1674-2583(2023)01-0029-05DOI：10.19339/j.issn.1674-2583.2023.01.010文献引用格式：朱涛，魏荣臣，黄海涛，张伟.高电源抑制比与低噪声带隙的基
5、准源研究J.集成电路应用,2023,40(01):29-33.高电源抑制比与低噪声带隙的基准源研究朱涛1，魏荣臣2，黄海涛2，张伟1（1.广东工业大学 物理与光电工程学院，广东 510006；2.珠海市杰理科技股份有限公司，广东 519000）Abstract Aiming at the problems that the traditional bandgap reference is greatly affected by noise,offset voltage,temperature coefficient and low power supply rejection ratio(PS
6、RR),this paper expounds a bandgap reference with high PSRR and low noise.By adding a chopper modulation circuit to the operational amplifier and using its modulation characteristics,the noise with high frequency components and offset voltage are filtered out,and the noise generated in the circuit is
7、 reduced.The PSRR of NMOS cascode negative feedback amplifier with PMOS cascode load is improved.The circuit is implemented using HLMC 28nm CMOS technology.The spectre simulation results show that the reference output voltage is 1.22V at 3V.PSRR is-150db at low frequency.The output noise at 1kHz fre
8、quency is 165.6nV/Hz1/2.Index Terms bandgap reference,power supply rejection ratio,chopping,feedback,noise.Study on Bandgap Reference with High Power Rejection Ratio and Low NoiseZHU Tao1,WEI Rongchen2,HUANG Haitao2,ZHANG Wei1(1.Guangdong University of Technology,School of Physics and Optoelectronic
9、 Engineering,Guangdong 510006,China.2.Zhuhai Jieli Technology Co.,Ltd.,Guangdong 519000,China.)30 集成电路应用 第 40 卷 第 1 期（总第 352 期）2023 年 1 月 Research and Design 研究与设计通过斩波技术降低电路中产生的噪声和失调电压，采用PMOS共源共栅做负载的共源共栅负反馈放大电路，提高电路的PSRR。该设计可以广泛应用于高精度比较器、A/D和D/A转换器、线性稳压器(LDO)以及锁相环等电路6。1 传统带隙基准源原理传统的带隙基准电压源是将具有负温度系数的
10、双极晶体管PN结的正向电压，加上与绝对温度成正比的基极-发射极电压的差值，从而得到一个与温度近似无关的基准电压源7。传统带隙基准的架构如图1所示。高增益的运放钳位X、Y点的电压，使得两点的电压相等。两个阻值相等的电阻R1、R2的一端与运放的输出相连，一端与运放的输入相连，所以流过R1、R2的电流I1、I2相等。将晶体管Q1、Q2的发射极面积之比设为N。如式（1）。（1）式中，VBE1、VBE2为晶体管Q1、Q2的基极-发射极电压；VT=kT/Q为热电压，可见VBE具有正的温度系数，故I1=I2=VBE/R3也具有正的温度系数。对 于 双 极 晶 体 管，集 电 极 电 流 密 度 为 式（2）
11、。（2）式中，饱和电流IS正比于kTni；其中为少数载流子的迁移率；ni为硅的本征载流子浓度；k是玻尔兹曼系数；参数与ni与温度的关系可以表示为 0Tm，其中m-3/2，且ni2T3exp-Eg/(kT)，其中Eg1.12eV，为硅的带隙能量。由以上的对应，将VBE2对温度T求微分，可得式（3）。（3）可见双极晶体管基极-发射极电压表现出负温度系数。当T=300K，VBE2750mV时，VBE2/T-1.5mV/K。通过图1可得基准电压源的输出为式（4）。（4）式中，VOS是运放两端的失调电压，可见失调电压通过运放被进一步放大，从而对输出产生影响。假设 VOS是个常数，对Vref求微分可以得到
12、式（5）。（5）室温下VT/T0.087mV/K,只需选择合适的参数令InN(R1+R2)/R3=17.2，就可以得到一个近似与温度无关的电压源8。2 整体电路设计基于传统的带隙基准源原理，本文设计的带隙基准源电路如图2所示。主要由启动电路、偏置电路、高电源抑制比电路、基于斩波的运放电路以及基准源核心电路组成。利用PMOS共源共栅作负载的NMOS共源共栅结构的负反馈电路来提高PSRR，基于斩波的运算放大电路消除噪声和失调电压9。2.1 启动电路与偏置电路电路上电时，整体电路还未启动，此时NM5截止，NM3、NM4导通，将NM3的漏极与PM5的栅极相连，从而消除由PM5、PM6、NM6、NM7组
13、成的电流镜的“简并点”，使电路正常启动。当电路正常启动后，NM5的栅极与运放的输出高电平相连，从而NM5导通，拉低了NM4的栅极电压，NM3、NM4截止，启动电路停止，降低了电路的功耗。2.2 高电源抑制比电路带隙基准电压源的PSRR定义为从电源到输出的增益。通过分析可以得知，通过提高环路增益进而可以提高电路的PSRR。改进后的电路通过理论分析提高了PSRR。当电路启动后，PM5、PM6、NM6、图1 传统带隙基准电压源图2 改进型基准源整体电路设计 集成电路应用 第 40 卷 第 1 期（总第 352 期）2023 年 1 月 31Research and Design 研究与设计NM7、R
14、0、R1、Q1、Q2组成基准电流源，电阻R0、R2不仅增大了流过NM6、NM7的电流，也可以起到减少电路中简并点的作用。PM7、PM12、PM15镜像流过PM5的电流。电路中NM10、NM11、NM13、NM14组成共源共栅电流镜，流过NM10的电流与流过PM10的差值通过NM12进行放大，反馈到AVDD处的电压，从而使AVDD的电压稳定。这种结构类似于两级运放的负反馈结构。假设电源电压变化了VDD，AVDD处的电压变化了AVDD，故流过PM9的电流iPM9为式（6）。（6）分析得出，当AVDD处的电压升高或降低时，共源共栅放大器的输出节点即NM12的栅极，随之升高或降低，故流过NM12的电流
15、iNM12为式（7）。（7）其中，gNM12是NM12的跨导，为共源共栅放大器的增益，可表示为式（8）。（8）其中，gNM10、gNM11、gNM13为PM10、PM11、NM13的跨导，roP10、roP11、roP13、roP14分别为PM10、PM11、NM13、NM14的等效输出阻抗，流过AVDD总电流的变化为iPM9、iNM12之间的差值iAVDD，可以得到式（9）。（9）为AVDD处的等效阻抗。由此可以得式（10）。（10）共源共栅结构提高了放大器的增益，且NM12跨导的值很大，进而提高了电路的PSRR10。此外，两级运放需要适当的补偿，因此添加C0作补偿电容，R4作调零电阻11。
16、基于斩波的运放电路也提高了电路的PSRR，当AVDD变化时，PM13、PM14的源极电压随之改变，第一级运放的输出电压通过功率管NM17反馈到AVDD，稳定了AVDD处的电压，而且NM17处的等效输出阻抗比较大，当AVDD电压发生变化时，Vref处的电压变化比较小，进一步提高了电路的PSRR。而且运放的输入对管使用的是具有良好闪烁噪声特性的PMOS管，其跨导比较小，能够限制运放的次极点频率，故电路的整体电路的PSRR得到大幅度的提高。2.3 基于斩波的运放电路由于器件在制造过程中会出现误差，这会造成运放受到失调电压的影响。图2中，由于运放输入对管PM13、PM14以及电流镜NM15、NM16之间的不匹配而引起失调电压的产生。此外，由于MOS管栅极氧化物与硅衬底之间的界面存在缺陷而引起的噪声也会对输出造成影响。失调电压以及噪声通过高增益的运放会对输出产生更大的影响，因此要降低电路中的噪声以及失调电压的影响。减小噪声和失调电压的方法主要有自动调零技术、微调技术以及斩波技术等。自动调零技术是一种采样技术，主要适用于离散信号电路。微调技术运用双极工艺，通常是在芯片制作完成后对器件进行调整，这种