1、数字钟实训心得体会 数字电路课程设计 装订线题目 学院电子信息工程学院专业学号姓名 教师 2023年6月9日 利用cpld设计可调时数字钟 ： 本数字钟采用动态显示数字的方法，输入512hz的时钟信号，驱动显示位选信号产生，位选信号以85hz从0到6不断地扫描数码管。 输入2hz信号通过2分频变成秒信号，秒信号驱动时钟计数模块计数，完成时钟计数的功能，在位选信号扫描到相应的数码管时，计数器将计数的结果显示在数码管上，由于视觉残留的关系，人眼会感觉到数字一直在显示，从而实现计时功能。 在手动调节时钟时，有三个按键，一个实现清零，一个作为分调整按键，最后一个作为时调整按键。调整时间键在对应时或者分
2、数码管后通过按压按键产生脉冲使数码管实现加一的运算，从而改变时间，将1hz闪烁的小数点接在秒信号上即可。 关键词：cpld计数器分频器三选择器七段译码器 装订线 目录 一总体设计方案.11.1设计要求.11.2设计原理.11.2.1电源电路.11.2.2振荡电路与分频电路.11.2.3显示电路.21.2.4jtag下载接口.21.2.5cpld电路原理图.3二各模块说明.42.1设计思路及步骤.42.2总体框图.42.3各模块说明.42.3.17段译码器.42.3.2消抖模块 .52.3.3与门模块.52.3.4数据选择器模块.62.3.5d触发器模块.62.3.6非门模块.72.3.7或门模
3、块.72.3.8十进制计数模块.72.3.9位选模块.82.3.2023秒计数模块.82.3.11六进制模块.20232.3.12分计数模块.112.3.13分频器模块.122.3.14顶层总模块.132.4数字钟电路总图.12三课程总结.163.1遇到的问题及其解决方法.163.2收获与体会.16参考文献.16一总体设计方案1.1设计要求 1、以数字形式显示时、分、秒的时间； 2、要求手动校时、校分； 3、时与分显示之间的小数点常亮； 4、分与秒显示之间的小数点以1hz频率闪烁； 5、各单元模块设计即可采用原理图方式也可以用verilog程序进行设计。 1.2设计原理1.2.1电源电路 如图
4、1.1示为实验所需的电源电路。 图1-1电源电路图1.2.2振荡电路与分频电路 晶体振荡器给数字钟提供一个频率稳定准确的32768hz的方波信号，可保证数字钟的走时准确及稳定.分频电路采用t触发器对其分频，每经过一个t触发器对其二分频，所以各点的分频倍数分别为：qd：24qe：25qf：26qg：27qh：28qi：292qj：22023ql：212qm：213qn：214；此处采用的是32768hz的晶振，故分频之后qf：512hz、qi：64hz、qn：2hz。1/20篇二：数字钟实训报告 实验工程数字钟设计与制作 一、设计指标 1.显示时、分、秒。 2.可以24小时制或12小时制。 3.
5、具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。 4.具有正点报时功能，正点前2023秒开始，蜂鸣器1秒响1秒停地响5次。（选做）5.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。 二、设计方案 数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字钟组成框图如以下图。 1.晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768z
6、的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构成；另一类是通过非门构成的电路，本次设计采用了后一种。如图（b）所示，由非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反响电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个度相移，从而和非门构成一个正反响网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性
7、及准确性，从而保证了输出频率的稳定和准确。cmos晶体振荡器2.时间记数电路 一般采用2023进制计数器如74hc290、74hc390等来实现时间计数单元的计数功能。本次设计中选择74hc390。由其内部逻辑框图可 知，其为双2-5-2023异步计数器，并每一计数 器均有一个异步清零端（高电平有效）。 秒个位计数单元为进制计数器，无 需进制转换，只需将与（下降沿有 效）相连即可。（下降沿有效）与z秒输入信号相连，d可作为向上的进位信号与十位计数单元的相连。 秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接方法如图.所示，其中c可作为向上的进位信号与分个位的计数
8、单元的相连。 十进制-六进制转换电路 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的d作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的c作为向上的进位信号应与时个位计数单元的相连。 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用片实现24进制计数功能的电路如图（d）所示。（d）二十四进制电路 另外，图（d）所示电路中，尚余进制计数单元，正好可作为分频器z输出信号转化为z信号之用。 3.译码驱动及显示单元电路 选择7
9、4ls47作为显示译码电路；选择数码管作为显示单元电路。由74ls47把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的led数码管是采用共阳的方法连接的。 计数器实现了对时间的累计并以8421bcd码的形式输送到74ls47芯片，再由74ls47芯片把bcd码转变为十进制数码送到数码管中显示出来。 4.校时电路 实际使用时，因为电路开关存在抖动问题，所以一般会接一个rs触发器构成开关消抖动电路，所以整个较时电路就如图（f）。 （f）带有消抖电路的校正电路 三、电路设计 综合上述电路模块，可以设计出数字钟电路，如以下图所示。 四、实验心得体会数字钟已成为人们日常生活中必不可少的必
10、需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的迅速开展及其采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目前市场上已有现成的数字钟集成电路芯片出售，价格廉价、使用也方便，但鉴于数字钟电路的根本组成包含了数字电路的主要组成局部，因此进行数字钟的设计是必要的。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。篇三：单片机数字钟设计心得体会 单片机数字钟设计心得体会 经过一周的课程设
11、计，我收获颇多，有深刻的心得体会。 实训让我们受益匪浅。首先是关于单片机方面的。我们学到了许多关于单片机系统开发的知识，从最开始选题到最后的结题，更使我们得到了充分的锻炼。其次，它让我体会到了什么才是teamworkspirit。一如：团队管理的经验、团队意识的提升和协调能力等等，这些都会让我们终身受益。通过此次课程设计，使我更加扎实的掌握了有关电子线路单片机方面的知识，在设计过程中虽然遇到了一些问题，但经过一次又一次的思考，一遍又一遍的检查我终于找出了问题所在，也暴露出了前期我在这方面的知识欠缺和经验缺乏。实践才能出真知，实践才是检验真理的唯一标准，唯有通过亲自动手制作，才能令我们掌握的知识不再是一些
