1、*重庆博士后研究项目特别资助1同步BUCK DC-DC电源简介随着FPGA、CPU、GPU等高性能运算器件的晶体管集成规模和工作频率不断提高，大电流输出的电源需求增长迅猛。同时，整机系统轻便化趋势对电源的尺寸要求越来越高。实现电源小型化的有效方法之一是采用系统级封装（System in Package，SiP）设计，将多个集成电路裸芯片及其他必要元器件集成于同一封装体内，实现完整的电源功能。相较于基于分立器件设计的电源，电源SiP具有尺寸小、成本低、易于系统应用的优点1。为满足大电流电源产品小型化的要求，本文设计了一种同步BUCK DC-DC电源SiP。如图1所示，同一封装内集成的器件包括电源
2、控制器、高/低边半桥功率开关MOSFET、电感器、电压电流反馈、反馈补偿电路及其他无源器件。其中半桥MOS-FET采用铜带夹扣堆叠的工艺集成，提高封装效率，降低电流路径电阻，改善热传导性能2。图1同步BUCK DC-DC电源示意图2电源SiP设计本文通过半桥MOSFET铜带夹扣堆叠、系统级封装集成设计，实现高效率、小尺寸、双通道同步BUCK DC-DC电源SiP样品。其负载能力为单路独立15 A/双路并联30 A，以满足大电流应用。2.1电源控制器电路设计同步BUCK电源拓扑电源控制器集成了高、低边MOSFET驱动，支持双通道、多相、电流模式控制等操作。同步BUCK DC-DC电源的输出电压V
3、OUT由图1中的分压电阻RH、RL和内部的0.6 V基准决定：VOUT=0.6RH+RLRL（1）控制器采用峰值电流模式控制电源输出，易于实现电源的过流保护，多路并联的负载均流3。图1中的R1、R2、C1为Type-II型环路补偿电路，以消除BUCK DC-DC连续电流模式下高边管QH导通占空比大于50%时产生的次谐波振荡。如图2所示，电感器的直流电阻RDCR被用作电流检测元件。相对于使用电流采样电阻，此方法既能减小器件占用面积，有助于电源SiP的小型化；又能减小电流路径导通损耗，提升电基于半桥 MOSFET 芯片铜带夹扣堆叠的电源 SiP 设计*康丙寅易文双方亚洲张颖（中国电子科技集团公司第
4、二十四研究所，重庆400060）Design of Power SiP Based on Copper Clip Stacked Half-bridge MOSFETs摘要：采用系统级封装（System in Package，SiP）设计是实现电源小型化的有效方式之一。同步BUCK DC-DC变换器中的半桥功率开关MOSFET，通过堆叠工艺利用纵向空间，将芯片的占用面积降低了36%。MOSFET芯片表面做焊锡浸润材料金属化处理，直接与铜带夹扣锡膏烧焊，将电流路径电阻减小了约10倍，同时热传导效率得到了改善。通过多芯片微组装工艺，将电源控制器、MOSFET芯片、电感器及其他必要器件集成在BGA陶
5、瓷封装内。研制的电源SiP样机尺寸为20 mm18 mm4.8 mm，可双通道独立输出15 A，或双通道并联输出30 A电流，电源转换效率达93%以上。关键词：系统级封装；铜带夹扣；堆叠；电源SiPAbstract:System in package(SiP)is one of the most effective approaches to realize miniaturize power products.Thispaper proposes to stack up the half-bridge MOSFETs in synchronous BUCK DC-DC converter.B
6、y use of the verticalspace,the circuit size of MOSFETs is reduced by 36%.The surface of MOSFETs is metallized for solder paste with copperclip.As a result,the resistance of current path is reduced by 10 times approximately,and the thermal conductivity is im-proved.The power management controller,MOS
7、FETs,inductor and other auxiliary components are integrated to a BGA ce-ramic package.The developed power SiP prototype has a size of 20mm18mm4.8mm,and capability of loading 15A byone channel independently or 30A by two channels in parallel.The power conversion efficiency is up to 93%.Keywords:syste
8、m in package(SiP),copper clip,stack up基于半桥MOSFET芯片铜带夹扣堆叠的电源SiP设计图2电感器直流电阻采样电流140工业控制计算机2023年第36卷第2期源转换效率。电流采样网络Rs、Rp和Cp需满足条件式（1）和式（2）时：RsRpRs+RpCp=LRDCR（2）SENSE+/SENSE-端输入的电压为：vSENSE=iLRDCRRpRs+Rp（3）当vSENSE超过设定限制时会触发电源控制器的过流保护功能。vSENSE的限值可设置为30 mV、50 mV或75 mV，以满足不同的过流保护要求。图3是单通道工作时仿真的关键波形，仿真条件为VIN=5
9、 V，VOUT=3.3 V，IOUT=15 A，L=0.68 H，RDCR=4.1 m，Rp=11.3 k，Cp=0.1 F，Rs=1.96 k时，当高边管MOSFET QH开启（栅极驱动TG为高）、低边管MOSFET QL关闭（栅极驱动BG为低），电感器充电，其电流iL近似线性增加至16.9 A的峰值电流，vSENSE最大值为59 mV，符合式（3）的理论分析。同时，电源控制器具有死区控制功能，防止高、低边MOSFET同时导通而导致瞬间大电流，仿真死区时间约为55.1 ns（QH开启、QL关断）和30.7 ns（QL开启QH关断）。图3同步BUCK DC-DC关键波形仿真2.2半桥MOSFE
10、T集成设计2.2.1铜带夹扣堆叠设计铜带夹扣工艺是一种替代传统引线键合的新工艺，可提升器件的电流承载能力，降低器件导通电阻，降低器件热阻等优势2。如图4所示，为了提高封装效率，将图1中的高边管QH和低边管QL采用堆叠方式集成，QH在下层，QL在上层，在本设计中，QH和QL为相同规格型号，芯片尺寸为3.91 mm2.81 mm。电流路径SW和GND采用铜带夹扣实现电气连接，宽度分别为2.485 mm、2.2 mm，半桥MOSFET芯片堆叠占用基板面积约为18.5 mm2。铜带夹扣的厚度设计为0.2 mm，温升20条件下至少具备23.9 A的过流能力，并且可通过增加铜带厚度而增加过流能力，而不用增
11、大封装面积；SW和GND铜带上的电流路径等效长度分别为5.8 mm和4.36 mm，路径电阻则 为0.195 m和0.165 m。图4半桥MOSFET堆叠示意图导电胶粘接工艺具有接触电阻大、稳定性低的缺点4，不适用于大功率电源器件的组装。因而，本设计采用锡膏烧焊方式实现铜带与MOSFET芯片表面互连。焊膏烧焊工艺芯片表面需要焊锡可浸润材料，如镍金镀层或镍钯金镀层。铜带设计以及芯片堆叠位置，要注意预留足够的空间用于栅极键合。半桥MOSFET芯片铜带夹扣堆叠使用不同熔点的锡膏，以避免QL和GND铜带高温回流焊时QH和SW铜带因再次熔化而发生位置偏移。在芯片堆叠过程中，越到上层，误差逐步累加，易产生
12、锡膏空洞。因此采用真空回流焊接，排除环境气氛的影响，利用芯片和铜带的重力使各界面很好地贴合，减少空洞。2.2.2半桥MOSFET封装方案对比采用传统的平铺引线键合方式，若芯片源极对应的基板键合垫片设计为1.5 mm1.5 mm尺寸，可键合6根100 m铝丝，具备15 A的安全过流能力，至少占用至少28.9 mm2的面积。为获得更高过流能力，需要设计更大尺寸的键合垫片，并联更多的键合丝，会导致更大的封装面积。若SW和GND的键合丝长度为5.8 mm和4.36 mm，电流路径电阻为1.96 m和1.48 m。图5是半桥MOSFET热仿结果，当QH、QL的热耗分别为1.3 W、0.5 W时，在25自
13、然环境下，半桥MOSFET铜带夹扣堆叠方案的最高仿真温度为61.7；平铺方案的最高仿真温度为66.8。图5半桥MOSFET热仿结果综上所述，与平铺引线键合方案对比，铜带夹扣堆叠的封装面积减小了36%，过流能力提高了40%以上，电流路径电阻减小了10倍左右。在相同功耗和工作环境下，具有更好的热性能。2.3电源SiP设计如图6所示，设计的电源SiP集成了铜带夹扣堆叠的半桥MOSFET、电源控制器、电感器、滤波电容器及其他必要器件，具备完整的降压型DC-DC电源的功能，支持单通道独立输出或者双通道并联输出。采用AlN一体化封装设计，利用AlN多层陶瓷导热系数高、热膨胀系数与Si接近的优点，实现大电流
14、输出5。引脚采用BGA形式，减小电流路径长度，提升SiP的导热性能。样品的尺寸大小为20 mm18 mm4.2 mm。图6电源SiP样品（下转第145页）141工业控制计算机2023年第36卷第2期（上接第141页）3测试结果测试条件设置为输入电压VIN=12 V，输出电压VOUT=3.3 V，双通道独立输出IOUT=15 A，开关频率392 kHz，双通道各自SW的测试波形如图7所示。在设置条件下，同步BUCK的上管开启时间占空比为29.7%。为减小输入电压纹波，双通道工作反向工作，即SW1与SW2有180的相位差。图7双通道SW测试波形由于电源控制器采用电流模的控制方式，并联输出时双通道负
15、载均流性能较好，最大失衡电流仅为0.21 A。图8是VIN=5 V，输出电压VOUT=3.3 V，双通道并联输出的电源转换效率，在30A负载范围内，电源转换效率在84%以上，最大电源转换效率可达93%以上。4结束语针对电源小型化、大电流输出的需求，本文重点讨论了电源控制器电路设计和半桥MOSFET铜带夹扣堆叠工艺，将半桥MOSFET占用面积降低了36%，铜带夹扣使电流路径电阻减小了10倍左右，过流能力提升了40%以上，同时热传导效率得到了改善。通过多芯片微组装工艺，将电源控制器、堆叠的半桥MOSFET、电感器、滤波电容器及其他必要器件集成在BGA AlN陶瓷封装内。设计的电源SiP样机尺寸为2
16、0 mm18 mm4.2 mm，可单通道独立输出15 A或双通道并联输出30 A，电源转换效率可达93%以上，可用作通用型降压负载点电源。参考文献1李扬SiP系统级封装设计仿真技术J电子技术应用，2017，43（7）：47-50，542霍炎，吴建忠.铜带夹扣键合QFN功率器件封装技术J.电子与封装，2018，18（7）：1-63周国华，许建平.开关变换器调制与控制技术综述J.中国电机工程学报，2014，34（6）：815-8314肖玲，何万波.导电胶粘接元件接触电阻的稳定性研究J.微电子学，2016，46（4）：576-5805秦超，张伟，李富国，等.AlN多层陶瓷基板一体化封装J.电子元器件与信息技术，2021，5（3）：53-54收稿日期：2022-07-294试验验证根据国家标准GB/T9813.3-2008微型计算机通用规范第3部分 服务器规定的试验方法，对加固服务器散热系统在25环境下，对加固服务器的前、后、左、右、上五个不同的位置进行声压测量，测试不同转速下的噪声及散热系统的最高温度，对比仿真结果，验证仿真计算和试验的关系，如表4所示：表4测试与仿真结果对比通过试验对比发现
