1、=DOI:1013290/jcnkibdtjs202307012624半导体技术第 48 卷第 7 期2023 年 7 月Flash 型 FPGA 的编程及干扰抑制技术曹正州，单悦尔，张艳飞(中国电子科技集团公司 第五十八研究所，江苏 无锡214072)摘要:为了降低 Flash 型现场可编程门阵列(FPGA)中的 Flash 开关单元在编程中受到编程干扰对阈值电压的影响，提高驱动能力的一致性，提出了高位宽编程技术与常用的选择管隔离技术相结合来抑制编程干扰的方法。通过高位宽编程技术降低编程过程中栅扰对同一行中 Flash 开关单元阈值电压的影响;通过选择管隔离技术降低编程过程中漏扰对同一列中
2、Flash 开关单元阈值电压的影响;采用 NMOS 晶体管作为隔离管实现自限制编程，对 Flash 开关单元的阈值电压进行精确控制。实验结果表明，参照系统等效门数为百万门级 Flash 型 FPGA 中的 Flash 开关阵列形式 2 912 bit480 WL20 Bank，按最差条件进行 479 次漏扰测试，Flash 开关单元受编程干扰后的阈值电压漂移约为 0 V;进行时长为 40 s 的栅扰测试，Flash 开关单元受编程干扰后阈值电压漂移约为 0.02 V。关键词:Flash 型现场可编程门阵列(FPGA);阈值电压;编程干扰;布局布线;高位宽编程;Sense-Switch 结构中图
3、分类号:TP331.2文献标识码:A文章编号:1003353X(2023)07062408Programming and Disturb Inhibit Technology of Flash-Based FPGACao Zhengzhou，Shan Yueer，Zhang Yanfei(The 58thesearch Institute，CETC，Wuxi 214072，China)Abstract:In order to reduce the influence of programming disturb on the threshold voltage of Flashswitch u
4、nit in Flash-based field programmable gate array(FPGA)and improve the consistency of drivecapability，a method of high bit width programming combined with the common selective transistorisolation technology was proposed to suppress programming disturb The influence of gate disturbance onthe threshold
5、 voltage of Flash switch unit in the same line was reduced by high bit width programmingtechnology The influence of drain disturbance on the threshold voltage of Flash switch unit in the samecolumn was reduced by the selective transistor isolation technology NMOS transistors were used asisolation tr
6、ansistors to realize self-limiting programming，which precisely controlled the threshold voltageof Flash switch unit The experimental results show that according to 2 912 bit480 WL20 Bank ofFlash switch array in Flash-based FPGA with the equivalent number of millions of gates in the system，479 times
7、drain disturbance tests were carried out under the worst condition，and the threshold voltagedrift of Flash switch unit is about 0 V after programming disturb The threshold voltage drift of Flashswitch unit is about 0.02 V after gate disturbance test for 40 sKeywords:Flash-based field programmable ga
8、te array(FPGA);threshold voltage;programmingdisturbance;place and route;high bit width programme;Sense-Switch structureEEACC:1265B曹正州等:Flash 型 FPGA 的编程及干扰抑制技术=July2023Semiconductor Technology Vol48 No76250引言Flash 型现场可编程门阵列(FPGA)是基于Flash 开关单元组成的可编程布线开关矩阵，通过选择不同的信号通路来实现用户的逻辑功能1。由于 Flash 开关单元属于非易失性存储(N
9、VM)2，电路掉电后信息不丢失，因此 Flash 型 FPGA 启动速度快，上电后电路快速进入工作状态，被广泛应用于航天航空中信号处理和控制领域。美国 Actel公司采用 n 沟道 Sense-Switch 结构的 Flash 开关单元开发了一系列 Flash 型 FPGA 产品，具有规模大、速度快的优点3。国内 Flash 型 FPGA 的研究起步较晚，目前主要采用 p 沟道 Sense-Switch 结构的Flash 开关单元进行 Flash 型 FPGA 的研究和设计47，该类型的 Flash 型 FPGA 具有抗辐射性能好的优点。但是相比使用 NMOS 晶体管作为可编程布线开关矩阵的静
10、态随机存储器(SAM)型 FPGA 8，使用Flash 开关的 FPGA 设计难度显著增加。主要原因是SAM 型 FPGA 中的 NMOS 晶体管有稳定一致的阈值电压，在传递信号时有精确的延迟;而 Flash 型FPGA 中的 Flash 开关单元阈值电压受编程电压、时间及编程和读干扰等因素影响较大，可能导致阈值电压分布的一致性较差910，使其传递信号的延迟波动范围较大。这对于可编程逻辑器件来说是个巨大的挑战，不论是 SAM 型 FPGA 还是 Flash 型 FP-GA，稳定可靠的延迟参数是 FPGA 电子设计自动化(EDA)软件中布局布线的基础，是实现 FPGA 优越的可编程功能和性能的前
11、提11。在对 Flash 开关单元阈值电压分布造成影响的主要因素中，编程干扰无意识中改变了非选中单元的阈值电压，且这一现象一直存在于浮栅型存储器件中。对于 Flash 存储器件，Flash 单元仅用于数据存储，Flash 存储单元擦除态和编程态的阈值电压相差较大，不会造成数据“0”和“1”的误读，因此轻微的编程干扰不会对电路的功能或性能造成影响;但是在 Flash 型 FPGA 中，Flash 单元用作传递信号的开关，编程干扰会对电路的性能产生不可忽略的影响，降低电路的最高工作频率，甚至会造成功能的失效。本文针对 Flash 型 FPGA 的特点，对 Flash 开关单元配置过程中产生编程干扰
12、的机理进行分析，提出了将高位宽编程(high bit width programming，HBW-p)技术与常用的选择管隔离抑制技术相结合的抑制编程干扰的方法，减少了编程过程中对非选中Flash 开关单元的干扰现象，并且采用 NMOS 晶体管作为隔离管实现自限制编程，可以对 Flash 开关单元的阈值电压进行精确控制，保证了 Flash 型 FPGA 中Flash 开关单元延迟的精确性和一致性。1Flash 型 FPGA基本结构和原理Flash 型 FPGA 主 要 由 可 编 程 逻 辑 模 块(CLB)12、输 入 输 出 模 块(IOB)13、开 关 盒(SB)14 和锁相环(PLL)电
13、路15 组成，如图 1 所示。根据 FPGA 的应用场景不同，其他的模块电路还可能包括数字信号处理(DSP)电路16、吉比特收发器(GTP)等17。P u l l-u pO ED OD IO B U FI B U FP u l l-d o w nI 1 OP a d输入输出模块F P G AI 0 I 1 I 2可编程逻辑模块可编程开关O 0O 3O 1O 2f r e fP F D C PL P FV C Of o u t1 81 41 2 1 21 2T S P CC M LD i f fD i f fI L F D锁相环共浮栅用户信号控制栅S e n s e-S w i t c h 结构
14、开关开关盒T 0 T 1 T 2 T 3B 0 B 1 B 2 B 3L 3L 2L 1L 0R 3R 2R 1R 0图 1Flash 型 FPGA 结构Fig.1Structure of the Flash-based FPGAFlash 型 FPGA 主要通过开关盒实现不同路径的信号连接，进而实现不同的数字逻辑功能，图 1中的通用可编程开关盒可实现 4 个方向信号的互连。开关盒采用Sense-Switch结构的 Flash 开关18 实现，器件结构如图 2 所示，图中 STI 为浅沟槽隔离。器件采用共享浮栅结构，其中 Sense 管为编程管，通过控制栅、位线(BL 和 BLN)端口实现码流
15、数据的擦除、编程和读取功能;Switch 管为开关管，用于实现信号的传输。由于浮栅共享，对于 p沟道的 Flash 开关器件，对 Sense 管擦除后，Switch管同样为擦除态，开关处于关闭状态;对 Sense 管编程后，Switch 管同样为编程态，开关处于导通状态。曹正州等:Flash 型 FPGA 的编程及干扰抑制技术=626半导体技术第 48 卷第 7 期2023 年 7 月深n 阱信号线B LB L NSS控制栅(C G)共享浮栅(F G)DDS T IS T IS T IS w i t c h 管S e n s e 管p 型衬底图 2Sense-Switch 型 Flash 开关
16、单元的器件结构Fig.2Device structure of the Sense-Switch Flash switch unit2编程干扰产生的机理分析Flash 型 FPGA 中的 Flash 开关单元以阵列的形式存在于芯片中，每行所有 Flash 开关单元的控制栅端连接在一起构成字线(WL)，每列所有 Flash 开关单元的漏端、源端分别连接在一起构成位线。当对 Flash 开关阵列中某一行写入数据时，同一行中所有 Flash 开关单元的控制栅端都会受到来自字线上编程高压的应力，同一列上所有 Flash 开关单元的漏端同样都会受到来自位线上编程高压的应力，并导致在某种操作电压的组合下，非编程位置 Flash 开关单元的阈值电压被无意识地改变，即发生编程干扰19，如图 3 所示。编程干扰本质上也是一个编程过程，只不过强度比较弱并且是不期望的编程。编程顺序编程干扰1编程干扰y-1编程干扰y-2C G(-1.5 V)C G(9.8 V)DF l a s h _ 1 0F l a s h _ 0 0F l a s h _ y 0C G(-1.5 V)B L N(-0.9 V)B L(-
