1、第 2 2卷第 2期 2 0 0 4年 6月 慕藏 舔 耩囊 JI C HENGDI ANLU T O NGXU N V0 1 2 2 No 2 J u r L 2 0 0 4 芯片封装 引线 电性 能的测试 李 丙旺(中国兵器 工 业第 2 1 4研 究所蚌 埠2 3 3 0 4 2)摘要 随着集成电路 的高速化、高集成化、高密度化封装的发展,封装 引线的电性能对集成电路 的影响越 来越 大,封 装 引线 电性 能 的测 试 与控 制 也越 显 重要。关键 词 引 线电 阻 引线 电容 引 线电感 1 引 言 集成电路封装 电性 能主要包括 引线 电阻、引 线间绝缘电阻、引线问电容及负载电容
2、、引线电感 等。随着集成电路朝着高速、高性能、高密度封装 方向发展,封装 的电性能对集成电路性能的影响 也越来越大,因此必须加以检测与控制。2 引线 电阻 引线 电阻是集成电路共烧陶瓷封装所特有的 金 属化 引线 电阻。共 烧 陶瓷封装 是 以金 属化 引线 来做 内部连接的,其阻值较大,且封装结构金属化 引线的布线图形、引线形状、制作引线材料和工艺 等不同,都会造成金属化引线电阻的不同,甚至在 同一个封装 内,不 同引线之 间也可能相差较大。因此,引线 电阻如果控制不好,将会引起不必要 的 压降,导致集成 电路的功耗和噪声加大。引线 电阻 的表 达式 为:R=p l d b(f D(1)式中
3、 R为引线 电阻(Q),p为引线材料的电阻 率(Q mm),d为引线材料的厚度(ram),l 为引线 材料的长度(n m),b为引线材料的宽度(n m)。从(1)式可以看 出,要减小引线电阻必须减小引线长 度,在允许范围内适 当增加引线截面积,选用 电阻 率较小的金属浆料和合理的制作工艺。共烧陶瓷封装的表面,常采用钼、钨、锰等金 属进行金属化,但钼、钨、锰等都是些电阻率较高 的材料,所制成的引线 的引线电阻也较大。因此,在共烧陶瓷封装工艺质量 中,引线 电阻是一项 电 特性的重要指标,不同于其他封装结构。所以,选 定一种材料后,必须制定其热膨胀系数、颗粒细度 和烧成温度等方面都能相适应的组合
4、配方,使共 烧后能达到一定的金属化结合强度和较低的引线 电阻。表 l C D I P的引线 电阻规范值 8 1 4,引线数 2 0,2 2 2 4 2 8 4 0 4 2 4 8 6 4 1 6,1 8 电阻值(Q)O 2 O 2 5 O 3 O 3 5 O 4 O 6 O 7 O 8 引线 电阻的测试方法是将一欧姆表(精度-F 4 mf 1)的低端接一探针台(四探针)的两根探针,并将两根探针靠近置于外引线台肩上或外部引线 的中央,将欧姆表高端的另两根探针靠近置于内 腔引线末端 0 1 2 7 mm 范围内,调节欧姆表测得 引线 电阻值。表 1为引线电阻规范值,表二为引 维普资讯 http:/
5、 1 8 溅溉 遘 第 2 2 卷 第 2 期 线 电阻实测值,任一 引线 电阻值 大于规范值均 为 失效。表 2中 2、4测 试 点 为各 自的最 长 引 线,从 测试数据可 以看 出引线数越多,其最 长引线与其 线电阻影响较大,因为引线越多,其最长引线也就 越长,而无 暗 引线 的其 他 引线 长度 的改 变则 无 明 显 变化。他引线的电阻差值就越大。这说明引线长度对引 影响引线 电阻的几个主要 因素:表 2 共烧陶瓷引线电阻测试值 8 1 4 1 8 2 4 28 电阻值(Q)测 试点 1 O O 63 0 07 3 O1 O 6 O O9 4 O。1 O6 2 O O 95 O。1
6、O 2 O1 95 O 26 2 0,2 85 3 O。O6 7 O O81 O1 O3 O,O9 6 0,0 99 4 0 O9 3 O。1 21 O。1 98 O 25 5 0 2 79 5 O O6 9 0,07 0 O O96 O1 O 3 0 0 98 (1)金 属化 浆 料 中的 钼、钨及 瓷 料 配 比不 当,增加瓷粉 比例可以提高金属化结合强度,但 同时 也 会使 引 线 电阻加 大,因此必 须两者 兼顾。(2)金 属 化线 条 的宽 度 和厚 度 的 增 加 可 以 降 低 引线 电阻,但线条过宽会使线间绝缘性能下降,而线条过厚又容易产生烧成后层间孔隙。(3)在制作工艺中,如
7、果金属化浆料 中粘合剂 含量过大,使金属化浆料粘度降低,虽利于丝网漏 印,但在烧成后,会使金属化图形变薄,引线 电阻 增 大。3 引线 间绝缘 电阻及 电容 绝 缘 电阻 的测试 是测 量集成 电路 封 装 的绝 缘 部分对会使其表面或内部产生漏电流与外加直流 电压所 呈 现 的 电阻,在集 成 电路 封装 结构 中,通常 是测量相邻两引线间和引线与封装底座之间这两 种绝缘电阻。绝缘电阻是封装外壳的一个重要指 标,尤其对一些具有高阻输人或高放大倍数 的集 成 电路。绝缘 电阻 的测 量要 受 到 诸 多 因素 的影 响,如 温度、湿度、残余电荷、充电电流、仪器和测量线路 的 时间参 数、试 验
8、 电压、预 调以及 连续施 加 电压 的 时 间等 等。绝 缘 电 阻施 加 测量 电压 后,它 的电 流 特性通常从瞬间最大值以某一变化速率下降到一 较稳态的较小值,其下降速率取决于试验电压、温 度、绝 缘性 能、极 间 电容量 和外 电 路的电 阻。这种 电流 特性 的机 理 是 加 上 直 流 电压,绝缘 体 内最初 形成 极 化 电 流,过 了 一 定 时 间后,由于极 化 的饱 和,最后极化电流衰减至零,流过绝缘体的只有漏 导 电流。测 量时 连续施 加 电压 的时间决定 了测量 值取 自电流特 性 曲线 的哪 一 部 分,在 只有 漏 导 电 流情况下测得 的绝缘 电阻才是真正意义
9、上 的绝缘 电阻,所 以通常要求在规定的时间后进行测量。绝缘体的漏导电流是指绝缘材料在外 电场作 用 下,带 电质 点 将产 生有 规律 的运 动,电流 的大小 决 定 于单位 时 间 内质点 到达 电极 的数 目。增 加 电 压,趋 向电极 的质点数将增加,复合作用减弱,因 而 电流随 电压 正 比增 加,服从 欧姆 定律。当 电压 加到一定值时,单位时间所能游离的质点都趋 向 电极 使 电流饱 和。因此,测 试 电压 大小 对 绝缘 电 阻 的测试 有一 定 影 响,必 须 针 对 不 同 的绝 缘材 料 或使用场所采用不 同的测试电压。具体要求和数 据见 表 3。引线绝 缘电阻的测量 方
10、法是在连续施加测试 电 压达到规定时间后,用高阻仪、电桥或绝缘电阻测量 仪对互不连接的引线进行 测试。因绝缘 电阻 的测试 与温度、湿度有很大关系,所以测试必须保持在标准 条件下进行,测试前对底座一般不做预处理。维普资讯 http:/ 第2 2 卷 第2 期 誊 寨戴 囊 1 9 表 3 绝缘电 阻测试要 求及标准 绝缘 电阻等级要求 国标(GB 6 6 4 9 8 6)国军标(G J B 5 4 8 A-9 6)A:R1 1 0。Q 条件 1:5 0 士1 V 试验 条件 A:1 0 V1 0 B:R 1 1 0。Q 条件 2:i 0 0 士1 V 试验 条件 B:2 5 V:J:i 0 C
11、:R1 1 O”Q 条件 3:5 0 0 士1 V 试验 条件 C:5 0 Vi 0 D:R 1 i 0 Q 试验 条件 D:1 0 0 V1 0 E:R 1 1 0 Q 试验 条件 E:5 0 0 Vi 0 试验 条件 F:1 0 0 0 V+-1 0 测试任意两不相接引线间的绝缘电阻值都应 该不小于规范规定值,否则作为失效处理。如果 测试条件及表面状态都正常,而引线绝缘 电阻值 偏小,则说明底座材料有问题或引线设计不合理。表 4测试 的是 2 8引线 的封 装底座 在 A、B、C、D、E 五种条件下 的测试值,每种条件下测试 5点。其 中 1、2、3 点 为无 暗 引线 的两 相邻 平行
12、引线 的测试 值,4、5点为有暗引线的两相邻平行引线 的测试 值。由表中的数据 可以看 出,有暗引线 的测试值 比无暗引线 的绝缘 电阻测试值要小,可见在同等 条件下,两平行 引线越长其绝缘 电阻越小。并且 随着测试电压加大,其绝缘 电阻阻值也在增大,而 且长引线与短引线之间的差值也在减小。这说明 测试 电压是影响绝缘 电阻测试的重要条件,测试 电压越高,测试的准确度越高,测试值越接近真实 值。但测试 电压也需 根据 实际 需要 而确 定。表 4引线 绝缘 电阻的测试值 测试条件 A(1 O V)B(2 5 V)C(5 0 V)D(i 0 0 V)E(5 0 0 V)测 试 引 测试值(Q)测
13、试值(Q)测试 值(Q)测试值(Q)测试值(Q)1 1 6 1 O 2 5 1 O 3 6 1 0 6 2 1 O1 2 3 9 1 0 。2 1 5 1 0 1 9 1 0 2 7 1 0 5 6 1 0 3 6 1 0 。3 1 7 1 0 2 2 1 O 。3 1 1 0 5 9 1 0 3 7 1 0 。4 5 6 1 0 9 6 1 0”1 3 1 0 4 8 1 0 3 5 1 0 。5 2 6 1 0 51 1 0 9 3 1 0 3 9 1 0“3 3 1 0”当集成电路处于高频下工作时,封装引线所 形成的分布电容常常导致不必要的信号短路、串 扰、反馈或 自激,从而使集成电路的
14、损耗加 大、功 率增益下降、噪声增 大。所 以要求 引线间电容越 小越好,对小引线节距和多引线封装,要通过测试 来加以了解和控制。在集成电路封装 中,两根平行 的金属引线 构 成了电容的两个极板,形成引线分布电容,根据高 斯 定理,可求 出两 引线 间的 电容量为:C=l l n(d r)(2)其中,C是两引线间电容量(p F),l 为引线长 度(c m),为两引线间绝缘体的介电常数,d为两 引线 间 的距 离(c m),r 为 引线 的半 径(c m)。在 引 线半径确定情况下,引线长度 l、介电常数 e、引线 间距 d是影响引线电容 的主要 因素。其 中 l、越 小、d越大,引线电容就越小
15、。引线电容的测试采用 了电容计加屏蔽的两探 针法,并要求屏蔽连接的绝缘线线径 1 0 2 4 ram,同轴电缆 长度 I m,要求 电容 计 的精度 为 2 ,量 程 为 0 1 0 0 p F,外 接 引 线应 尽 可 能 的短,因为外接引线间也存在寄生电容,它会影响引线 电容 测试 的准 确性。维普资讯 http:/ 2 0 溅 戴i 獭害 第 2 2 卷 第 2 期 电容计在 1 MHz 频率下进行测试,将两根同 轴 探 针分 别 置 于两个 被测 引线 的 内引 出端上 方 约 3 ram处。将待测试 引线周 围的其他 引线 连接在 一起,并将屏蔽探针置于它们 中任一引线的 内引 出端
16、,以保 证 这 些 引 线 不影 响测 量。表 5是 引线 间电容在 1 KHz频率(所用 电容计 无 1 MHz频 率)下的测试值,其 中 1、2、3为短引线,4、5为长 引线。表 5中的 数据 表 明,除 8根 引线 的 底 座 因 其长引线不平行 而导致长 引线测试 电容值偏小 外,其余 的长引线的电容测试值都偏大,这说明引 线长度是影 响引线 间电容的重要 因素。另外,引 线数越多,其引线间测试电容值也越大,这是由于 引线越多,其引线间距 d越小,从而使得其 电容值 越大。表 5 引线 间电容 的测试(1 KHz)8 1 4 18 24 28 电阻值(p F)。测 试 引 线 1 96
17、 8 1 O O3 9 96 1 0 7 9 1 O 8 6 2 98 9 1 O1 0 10 71 11 2 6 11 6 3 3 9 91 1 O O6 1 O 82 11 1 9 1 1 5 8 4 9 56 11 26 11 33 1 3 8 6 1 3 9 8 5 9 39 1 1 53 11 59 1 3 6 9 1 3 8 9 4 引线 电感 引线 电感是用来确定集成电路陶瓷、金属、塑 料封装引线 的 电感。当集成 电路在 高频下工作 时,封装金属体所形成 的分布 电感会 引起 电路不 必要的反馈和 自激,从而使其损耗加大、功率增益 下降、噪声增大。因此,通过测试控制引线 电感的
18、 大小,可以改善封装给集成 电路性能带来的影响。封装引线的几何形状一般有圆形和矩形两种,当两者的长度和截面积都相等时,矩形引线 比圆形 引线的电感要小得多。其具体估算方法如下:圆形截面引线,当 l l O O d时,电感 L为 L=2 1 1 n(4 1 d)一1+d 2 1 (3)式中 L为圆形截面引线 电感(n il),l 是 圆形 引线 长 度(c m),d是 圆形 引线 直径(c m)。矩形截面引线在相同条件下,其电感 L为:L-2 1 l 2 I (b+c)+O 5+O 2 2 3 5 (b+c)I (4)其 中 L是矩形截面 引线电感(n il),l 为矩形截面 引线长度(c m)
19、,d是矩形截面引线宽度(c m),c 是 矩形截面引线厚度(c m)。图 1 引线 电感测 试点连 接 示意 图 引线电感的测试 采用 了专用夹具 如图 1所 示,首先将电阻 R(碳质 电阻 5 0 7 0 D,)一端引线 焊接到待测引线的顶端(图 l中的 B点),再调节 滑臂使螺钉置于封装 内引线上,拧紧螺钉,使滑臂 与封装底座平行。将采样示波器探头接于图 1中 点 A,读取 电压 和上升时 间,计算上升时 间百分 数。将信号发生器调在 1 MHz 频率、3 7 V峰 峰 电压 值、7 1 2 n s的 1 0 0 上 升 时 间 的 方 波,再 将其调节为占空 比1 0 ,下降时间约为 l
20、 O O n s。将采样示波器探头分别移到 图 1中的 B和 C点,维普资讯 http:/ 第 2 2 卷 第 2 期 垂 蔓 2 1 分别读取其峰 一峰电压值,并保持探头接地位置(图 1中 D点)不变。用精度0 1 Q的欧姆表 测量点 A、B之间的电阻。根据(5)式可以求 出电 感值,其表达式如下 L 一(VB Vc)t RA B VA (5)其中 VA、VB、V 分别 为 A、B、C三点的测试 电 压,R A B 为 A、B间 电阻,t 为上升 时 间。表 6是对 2 8线矩形引线和 8线 圆引线的引 线电感测试、计算与数据对照表。从表 中数据可 以看 出,矩形 引线 的 电感 比圆形 引
21、线 的 电感 要小。这主要是因为圆形引线容易形成电涡流增加寄生 电感。衰 6 引线 电感的测试与计算 测 试 测 试 值 A点电压 上升时间 上升时间 B 点电压 C点电压 A点与 B点 A(V)t(n s)百 分 数(t)B(V)C(V)间 电 阻R(Q)被 测 引 线、P i n(矩)6 2 5 0 1 1 5 O 4 8 0 6 O 9 重 5 9 3 8 6 3 6 Pi n(圆)6 2 5 0 1 l I 3 9 4 7 4 6 0 8 9 5 9 1 O 6 3 5 计 算 电感两端电压 1 0 0 上升时间 电流 A i=A R 电感计算值 e=B C(V)A t=(1 t)t(
22、n s)(m A)(n H)L e A t A i 对 应 引 线、Pi n(矩)O 1 5 6 2 4 0 0 9 8 3 3 8 1 Pi n(圆)O 1 7 9 2 4 O 3 9 8 4 4 3 7 差 值 一0 0 2 3 一O O 3 一O 1 5 6 5 结束语 集成电路的封装 已经对集成电路发展产生了 越来越重要影响,集成 电路的封装技术提高促进 集成电路更进一 步发展,集成电路的封装 电性能 是影响集成 电路封装寄 生效应 的重要来 源。因 此,集成 电路封 装 电性 能 的 测 试和 控 制 已经 成 为 检测集成电路封装质量的重要指标。参考 文献 t 1 中华人 民共 和 国国 家标 准 G B 6 6 4 9 8 6 半导体集成 电路外壳总规 范 北京,中国标准 出版 社,1 9 8 7 2王先春,贾松 良等 集成 电路封装试验手 册 北 京,1 9 9 8,9 8 1 0 8 维普资讯 http:/