1、華辰資本CELESTIAL CAPITAL专注中国产业结构升级与创新，聚焦新一代信息技术产业发展。2018年，在中国经济周期、产业周期、资本周期与政治周期四重叠加的特殊时期，本着“深耕产业、协同发展、价值驱动、重度赋能”的愿景，华辰资本（“华辰”）应运而生，致力成为中国最专业的创新型投资机构。华辰资本总部位于中国最具发展活力与科技创新的深圳，专注于包括云计算、大数据、人工智能、边缘计算、工业互联网、5G等新一代信息技术领域，通过扎实的体系化产业研究与理解能力，以投资银行、战略咨询、产业研究、产业基金等模式，为新一代信息技术企业提供企业融资、战略视野、市场协同，价值管理、供应链管理、资源整合等产
2、业赋能。一、产业分析.3基本概念芯片组成产业链构成产业发展模式二、芯片设计.11三、晶元生产.17四、芯片封测.29五、原材料与设备.37六、芯片应用.45集成电路分类与应用高性能芯片AI发展下的高性能芯片应用2018.12 Celestial Research 华辰产业研究院目录一、产业分析资料来源：公开信息、华辰资本整理图1 封装完毕的芯片外观图基本概念芯片概念：又称为集成电路,（integrated circuit，简称IC），微电路（microcircuit）、微芯片（microchip）、晶片/芯片（chip）；芯片内外结构：完整封装的芯片是由针脚、基板和核心电路组成（如图3）芯片是
3、由集成电路经过设计、制造、封装等一系列操作后形成。集成电路：更着重电路的设计和布局布线（如图4），而芯片更看重电路的集成、生产和封装这三大环节。平时“集成电路”和“芯片”两者常被当作同一概念使用；为避免混淆，本报告中集成电路、IC均指芯片概念。4图2 集成电路板图3 芯片内外部结构组成图4 AMD的APU内部结构2018.12 Celestial Research 华辰产业研究院基本概念基本概念产业分析|资料来源：公开信息、华辰资本整理图5 芯片内部模块层级芯片内部模块组成芯片内部结构：用来控制三极管的开启和关闭组成与或非等逻辑门，逻辑门和寄存器组合形成各种加法器，触发器，等各种基本电路，进而
4、再组合形成专用电路，最终构成系统级集成电路（层级关系如图6）。系统级：由多个半导体芯片以及电阻、电感、电容相互连接组成的，称为系统级（将整个系统做在一个芯片上SoC技术）模块级：整个系统中分为很多功能模块各司其职。如管理电源，通信管理，显示管理，发声管理，统领全局计算等。寄存器传输级（RTL）：一个复杂模块由众多的组合逻辑和寄存器组合而成，组合逻辑和寄存器构成的层级称之为寄存器传输级。组合逻辑：由很多“与（AND）、或（OR）、非（NOT）”逻辑门构成的组合。比如两个串联的灯泡，各带一个开关，只有两个开关都打开，灯才会亮，这叫做与逻辑。寄存器：能够暂时存储逻辑值的电路结构，它需要一个时钟信号来
5、控制逻辑值存储的时间长短。电路中矩形波震荡一个周期是一个时间尺度。电路元件们根据这个时间尺度相应地做出动作，履行义务。门级：诸如寄存器也是由与或非逻辑构成的，把它再细分为与、或、非逻辑，便到达了门级（它们就像一扇扇门一样，阻挡/允许电信号的进出，因而得名）。晶体管级：所有的逻辑门（与、或、非、与非、或非、异或、同或等等）都是由一个个晶体管构成的。52018.12 Celestial Research 华辰产业研究院系统级更多模块模块级1加法器多个寄存器多个逻辑门级众多晶体管级多个组合逻辑多个逻辑门级众多晶体管级触发器多个寄存器多个逻辑门级多个组合逻辑多个逻辑门级其他基本电路模块级2模块级3芯片
6、组成（芯片组成（1/21/2）产业分析|资料来源：公开信息、华辰资本整理图6 芯片晶体管与导线垂直面芯片组成的核心是晶体管的工艺制造芯片从宏观到微观，达到最底层，其实全是晶体管以及连接它们的导线。芯片的制造过程包括芯片设计、晶元生产和芯片封装以及测试等环节；芯片设计：芯片设计是行业的顶端，包含电路设计、版图设计和光罩制作。设计方面的主要环节是电路设计，需要考虑多方面因素以及涉及多元知识结构。版图设计和光罩可以 借助计算机程序；晶元生产：包括了晶元片生产环节、光罩光刻环节，晶元处理和测试。其中光罩刻蚀环节最复杂，随着芯片越来越小（10nm），结构越来越复杂（60-80层刻蚀），刻蚀要求越来越高。
7、但是高纯度硅晶片的提纯和切割同样依赖于工艺技术。目前芯片的主要成本在晶圆生产环节；芯片封装：芯片封装是对生产完毕的IC晶圆片进行切割和接线焊接以及装测，处于行业下游，整体工艺和技术不断发展；芯片测试：是对成品芯片进行检测，属于质量控制环节。62018.12 Celestial Research 华辰产业研究院图8 芯片制造工艺流程图7 芯片晶体管与导线横切面芯片设计晶元生产芯片封装芯片测试芯片组成（芯片组成（2/22/2）产业分析|资料来源：wind、华辰资本整理7图9 芯片的产业链条芯片产业链根据芯片的制造流程，芯片产业链包括主产业链和不同环节上的支持产业链，芯片的主产业分为设计、制造和封测
8、。设计端：主要是进行集成电路设计，IC设计是整个产业链高端的部分，主要由于芯片核心的底层架构（知识产权和技术壁垒）被掌握在少数厂商手中，专利费可能达到设计成本的50%以上。代表企业有：博通、高通、英伟达和海思。制造端：主要是晶元的生产与制造，核心在于晶圆片的生产。目前芯片体积越来越小，晶圆片工艺制程要求越来越高。制造环节占据芯片成本的40%以上，代表企业有台积电等。封测端：对芯片进行封装和检测。最终达到芯片应用层面。代表企业有日月光、长电科技等。应用领域包括人工智能，物联网，5G通信和汽车电子。芯片的支撑产业分为围绕设计端服务的EDA和IP商、围绕制造和封测的材料与设备商。部分大厂从设计到制造
9、、封测都在自己体系内完成，即所谓的IDM模式厂商，代表企业是英特尔和三星。2018.12 Celestial Research 华辰产业研究院产业链构成产业链构成（1 1/2 2）产业分析|8资料来源：wind，华辰资本整理2018.12 Celestial Research 华辰产业研究院图10 IC产业全景图产业链构成产业链构成（2 2/2 2）产业分析|9产业链转移趋势带动产业模式更迭整个半导体行业经历了两次空间上产业转移，即将进入第三次产业转移。1.垂直整合模式：起源美国。1950S,企业内设有半导体产业所有的制造部门，仅用于满足企业自身产品的需求。2.IDM模式：美国日本，家电产业引
10、领。1970s，美国将装配产业转移到日本，半导体产业转变为IDM模式。该模式下产品主要满足其他厂家需求。随着家电产业与半导体产业相互促进发展，日本孵化了索尼、东芝等厂商。我国大部分分立器件生产企业也采用该类模式。3.代工模式：美日韩国台湾地区，PC产业引领。1990s，随着PC兴起，存储产业从美国转向日本后又开始转向了韩国，孕育出三星、海力士等厂商。台湾积体电路公司成立后，开启了设计（Fabless）制造（Foundry）封测（OSAT）三大环节，解决了要想设计芯片必须巨额投资晶圆制造产线的问题，拉开了垂直代工的序幕。4.全球中国大陆，智能手机产业引领。2010s，随着大陆智能手机品牌全球市场
11、份额持续提升，催生了对半导体的强劲需求，加之国家对半导体行业的大力支持以及人才、技术、资本的产业环境不断成熟，全球半导体产业酝酿第三次产业转移，即向大陆转移趋势逐渐显现。图11 产业链转移历史沿革2018.12 Celestial Research 华辰产业研究院资料来源：光大证券、华辰资本整理产业发展模式产业发展模式（1 1/2 2）产业分析|10资料来源：光大证券、中信证券、华辰资本整理IDM模式国家/地区IC设计国家/地区晶元代工国家/地区封装测试国家/地区高端设备国家/地区英特尔美国高通美国台积电台湾日月光台湾AppliedMaterials美国三星韩国博通美国格芯美国安索美国ASML
12、荷兰SK海力士韩国联发科台湾联电台湾长电科技中国LamResearch美国美光美国英伟达美国中芯国际中国力威科技台湾东京电子日本德州仪器美国AMD美国力晶台湾华天科技台湾KLA-Tencor美国恩智浦&飞思卡尔欧洲海思中国Tower Jazz以色列通富微电中国迪恩士台湾东芝日本苹果美国先进台湾京元电子台湾日立高新日本表1 IC产业链企业模式发展IDM模式（Integrated Device Manufacture，集成器件制造）：综合商集中在美国、日本和韩国，其中以英特尔和三星规模最大；垂直分工模式模式：半导体设计公司（Fabless）+晶元厂代工（Foundry）+封测厂专业封装（Out S
13、ourced Assembly and Test，简称OSAT）,代表是台积电。芯片开发成本增加下，向Fab-lite（部分IDM+部分委外）、Fabless模式转移。独立IP核商出现，如ARM。产业分工IC设计领域主要集中在美国，其中以博通和高通占据领先地位；中国有华为的海思半导体；晶元代工主要在中国台湾地区，以台积电为代表，中国有中芯国际；OSAT封装测试方面处于行业的下游，封测主要在台湾以及中国。以台湾日月光和中国的长电科技为代表；高端装备方面依然掌握在美日欧手中，以美国材料应用公司，荷兰的ASML(奥斯迈)以及日本东京电子为代表。高端装备方面，国内同样也是落后。2018.12 Cele
14、stial Research 华辰产业研究院图12 IC产业模式发展产业发展模式产业发展模式（2 2/2 2）产业分析|二、芯片设计芯片设计流程设计从功能到布线基本分为五个步骤，在设计过程中涉及两部分：芯片硬件设计和软件协同设计；1.功能设计阶段：确定产品的应用场合，设定诸如功能、操作速度、接口规格消耗功率等规格制定，作为电路设计的依据。可同时规划软件模块及硬件模块的划分。2.设计描述和行为级验证：依据功能将SOC 划分为若干功能模块，并决定实现这些功能将要使用的IP 核。此阶段间接影响SOC 内部架构、各模块间互动的讯号，及未来产品的可靠性。之后，用VHDL 或Verilog 等硬件描述语言
15、实现各模块的设计，和电路仿真器进行功能验证。该阶段仿真未考虑电路实际延迟，也无法获得精确结果。3.逻辑合成：确定设计描述正确后，使用逻辑综合工具（synthesizer）进行综合。综合过程中，需要选择适当的逻辑器件库（logic cell library），作为合成逻辑电路时的参考依据。综合工具支持的HDL语法均是有限的，一些过于抽象的语法只适于作为系统评估时的仿真模型，而不能被综合工具接受。4.门级验证：门级功能验证是寄存器传输级验证。主要的工作是要确认经综合后的电路是否符合功能需求，一般利用门电路级验证工具完成。注意，此阶段仿真需要考虑门电路的延迟。5.电路布局与绕线：将设计好的功能模块合
16、理地安排在芯片上，规划好它们的位置。各模块之间的连线通常比较长，因此，产生的延迟会严重影响SOC的性能，尤其在0.25 微米制程以上，这种现象更为显著。目前，这一个行业仍然是中国的空缺。12图14 芯片的制作流程2018.12 Celestial Research 华辰产业研究院芯片设计硬件设计软件协同设计功能设计硬件部分：规格制定，模块划分软件协同：架构与算法，如使用EDA，MATLAB,IP核设计描述与行为验证硬件部分：功能模块划分软件协同：功能验证，VHDL 或Verilog逻辑合成硬件部分：逻辑器件库选择软件协同：synthesizer，仿真模型软件门级验证硬件部分：逻辑电路的设计要求
17、复合型软件协同：如EDA tool验证软件电路布局与绕线硬件部分：功能模块的布局以及板块设计软件协同：如Cadence软件资料来源：百度百科、百度文库、华辰资本整理芯片设计流程芯片设计流程芯片设计|光罩说明将模块设计并经过验证的合成电路图合成完的程式码再放入EDA tool，进行电路布局与绕线（Place And Route）；在经过不断的检测后，便会形成图19的电路图。图中可以看到蓝、红、绿、黄等不同颜色，每种不同的颜色就代表着一张光罩层；在晶圆片形成过程中，一个逻辑区需要多层次光罩层设计。13资料来源：公开信息、华辰资本整理图15 合成电路图2018.12 Celestial Resear
18、ch 华辰产业研究院图16 合成电路图布局与绕线图17 光罩垂直图图18 单器件光罩分层图图19 多层光罩结果图光罩说明光罩说明芯片设计|14图20 芯片设计的EDA布线显示图芯片设计支撑产业IC设计处于产业价值链最高端（最主要的价值为知识产权费用），是知识密集型产业，里面涉及的技术形态包括编码知识和缄默知识（非语言标的逻辑说明），识密集型的IC设计一般很难转移，技术差距显著，需要靠自主发展。为便于芯片设计开发，出现EDA和IP核等辅助产业：1.EDA：电子设计自动化（Electronics Design AutomaTIon），作为计算机辅助工具，EDA工具软件可大致可分为芯片设计辅助软件、
19、可编程芯片辅助设计软件、系统设计辅助软件等三类。可以进行电路设计与仿真，PCB自动布局布线，可输出多种网表文件与第三方软件接口；2.IP核：调用IP核能避免重复劳动，大大减轻工程师的负担。IP核有三种不同的存在形式：HDL语言形式，网表形式、版图形式。分别对应三类IP内核：软核（用VHDL等硬件描述语言描述的功能块）、固核（提供设计阶段最终阶段产品：掩膜）和硬核（软核和硬核的折衷，软核加密，布局灵活）。2018.12 Celestial Research 华辰产业研究院图21 HDL语言形式资料来源：公开信息、华辰资本整理芯片设计支撑产业芯片设计支撑产业芯片设计|15表2 全球IC设计前七大厂
20、商规模排名（单位：百万美元）2018.12 Celestial Research 华辰产业研究院2017年排名厂商2016年营收2017年营收环比(%)2018年营收（E）1博通148701797020.8197672高通154151707810.8179323英伟达5947867444.2111464联发科85307985-6.477465海思4560571325.367916AMD4272524322.760297Xilinx231124747.12622IC设计市场竞争IC设计市场主导权依然在美国，全球IC主流厂商集中在欧美。其中博通营收最大，华为海思半导体排名第五。该排名为无晶元IC设
21、计厂商，没有考虑IDM模式下的英特尔和三星。整个集成电路市场IC设计将近1000亿美元体量，前五名占据50%的市场份额，其中博通和高通占据30%。市场集中度非常高。Icinsight数据统计，美国公司在2017年的芯片销售中占据了53%最大的市场份额，随着新博通正计划将总部全部搬到美国，如果该计划能顺利完成，美国IC设计公司的销售额将攀升至69%左右。芯片设计|IC设计市场竞争资料来源：wind、华辰资本整理16海思半导体海思半导体成立于2004年10月，总部位于深圳，在北京、上海、美国硅谷和瑞典设有设计分部。前身是创建于1991年的华为集成电路设计中心。海思的产品覆盖无线网络、固定网络、数字
22、媒体等领域的芯片及解决方案，成功应用在全球100多个国家和地区；在数字媒体领域，已推出SoC网络监控芯片及解决方案、可视电话芯片及解决方案、DVB芯片及解决方案和IPTV芯片及解决方案。2017年，国内IC设计规模达到2073.5亿元，年增26.1%。华为海思半导体以361亿的销售额排在第一。2017年约有7000万台手机搭载海思芯片，以去年全球发货量达到1亿5300万台而言，搭载海思芯片的手机占了45%。紫光展锐紫光集团于2013年收购展讯通信，2014年收购锐迪科，并于2016年将两者整合为紫光展锐。整合后的紫光展锐致力于移动通信和物联网领域的2G3G4G移动通信基带芯片、射频芯片、物联网
23、芯片、电视芯片、图像传感器芯片等核心技术的自主研发。目前在全球设有16个技术研发中心及7个客户支持中心。2017年收入110亿元，仅次于华为海思半导体。紫光展鋭在今年完成两个品牌的整合后，加速向中、高端产品线布局，针对移动通信提出全新的芯片品牌“虎贲”，物联网芯片新品牌名称为“春藤”，颇有与高通的“骁龙”系列互别苗头之意。2018.12 Celestial Research 华辰产业研究院麒麟Kirin 980领先工艺：全球最早商用TSMC7nm工艺的手机SoC芯片（69亿个晶体管）；NPU：首款搭载双核NPU（Dual-NPU）的移动端芯片；CPU：全球实现基于ARM Cortex-A76
24、CPU架构进行商业开发；GPU：首款搭载最新的Mali-G76 GPU架构的移动端芯片；通信升级：通信方面率先支持LTE Cat.21，峰值下载速率1.4Gbps达业内最高；摄影升级：内存方面支持全球最快的LPDDR4X颗粒，主频最高可达2133MHz；芯片设计|国内IC代表企业资料来源：公开信息、华辰资本整理图22 麒麟芯片三、晶元生产晶体管的历史沿革（1/2）晶元生产|资料来源：公开信息、华辰资本整理图23 常见的二极管，三极管182018.12 Celestial Research 华辰产业研究院图24 贝尔实点接触型的锗晶体管验室晶体管的历史沿革晶体管的发展侧面反应了整个芯片技术与工艺
25、发展的历史。1929年：工程师利莲费尔德取得一种晶体管的专利。限于当时的技术水平，制造这种器件的材料达不到足够的纯度，而使这种晶体管无法制造出来。1947年12月：美国贝尔实验室研制出一种点接触型的锗晶体管，可以实现微弱电流少量的变化，会对另外的电流产生很大的影响，这就是“放大”作用。最初制成的固体器件的放大倍数为50左右。在首次试验时，它能把音频信号放大100倍,外形如同火柴棍。工作原理是从低电阻输入”到“高电阻输出”的转移电流来工作的，于是取名为trans-resistor(转换电阻)，后来缩写为transistor，中文译名就是晶体管。1950年：第一只“PN结型晶体管”问世了，今天的晶
26、体管，大部分仍是这种PN结型晶体管。(所谓PN结就是P型和N型的结合处。P型多空穴。N型多电子）。1961年：MOS管的诞生，通过扩散与热氧化在Si基板上形成的导电带、高阻沟道区以及氧化层绝缘层来构筑晶体管,即MOS管，从而实现把晶体管、导线及其它器件高效地连接起来1971年：英特尔公司在创立之初,Hoff把中央处理器的全部功能集成在一块芯片上，再加上存储器；这就是世界上的第一片微处理器4004。芯片的技术归集到晶体管的工艺上来。即晶体管、导线及其它器件高效连接，里面包括电路设计、光刻以及高纯硅工艺。图25 PN结型晶体管（三极管）电路图图26 晶体管各阶段的产品形态资料来源：公开信息、华辰资
27、本整理晶体管发展类别经历了BJT和MOSFET两种1.双极性晶体管（BJT）：早期应用比较多，俗称三极管。它连上电阻、电源、电容，本身就具有放大信号的作用。像堆积木一样，可以用它构成各种各样的电路，比如开关、电压/电流源电路、上面提到的逻辑门电路、滤波器、比较器、加法器甚至积分器等等。由BJT构建的电路我们称为TTL（Transistor-TransistorLogic）电路。2.金属-氧化物半导体场效应晶体管（MOSFET）：除了模拟电路中BJT还有身影外，基本上现在的集成电路都是由MOS管组成的了。特点是优良的电学特性、超低的功耗。由它也可以搭起来成千上万种电路。而且它本身也可以经过适当连
28、接用来作电阻、电容等基本电路元件。192018.12 Celestial Research 华辰产业研究院图27 BJT电路原理图图28 MOSFET电路原理图图29 BJT应用的晶体管模拟图图30 MOSFET应用的晶体管模拟图晶元生产|晶体管的历史沿革（1/2）20晶圆片生产晶元生产包含了从晶圆片生产，光罩光刻，晶元处理和测试几个环节，其中光罩光刻环节难度最高。计算机芯片的原料为硅，通过掺杂，硅可以转变成导电性良好的导体或绝缘体。所需为高纯(10亿个原子中至多有一个其它原子，也就是99.99999%以上)。日长生活中见到的金属和非金属单质或化合物多数以多晶体形态存在。硅从沙子中提取，在熔融
29、状态被抽取出来后凝固，形成单晶硅锭。（晶圆级直径大约300毫米，重约100千克。）市场说的单晶硅就是说整块硅就一个晶体。从单晶硅锭进行切割，并将晶圆抛光，直到无瑕，形成晶圆片（厚度大约1毫米）能当镜子照。目前主流的硅片为300mm（12英寸）、200mm（8英寸）和150mm（6英寸），其中12英寸硅片份额在65-70%左右，8寸硅片占25-27%左右，6寸占6-7%左右。硅片尺寸越大，单个硅片上可制造的芯片数量则越多，同时技术要求水平也越高。对于300mm硅片来说，其面积大约比200mm硅片多2.25倍，200mm硅片大概能生产出88块芯片而300mm硅片则能生产出232块芯片。更大直径的硅
30、片可以减少边缘芯片，提高生产成品率；同时，在同一工艺过程中能一次性处理更多的芯片，设备的重复利用率提升了。图31 硅柱形成图2018.12 Celestial Research 华辰产业研究院图32 晶圆片晶圆片生产晶元生产|资料来源：ET创芯网、华辰资本整理21光罩光刻金属溅镀：使用一种称为光刻胶（金属材料）的液体均匀的浇注到旋转的晶圆上，形成一薄膜（光刻胶）。光刻胶硬化后，用一定频率紫外线照射后变得可溶。涂布光阻：将光阻材料放在晶圆片上，透过光罩，将光束打在不要的部分上，破坏光阻材料结构。接着，再以化学药剂将被破坏的材料洗去。曝光过程需要用到膜片，膜片起到印模的作用，如此一来，只有曝光部分
31、的光刻胶可溶。膜片的图像(电路)印到了晶圆上。电路图像要经过透镜缩小，曝光设备在晶圆上来回移动多次，也就是说曝光多次后电路图才能彻底印上去。图33 金属溅镀2018.12 Celestial Research 华辰产业研究院图35 曝光后的电路模拟图图34 涂布光阻光罩光刻（1/3）晶元生产|资料来源：腾讯视频、华辰资本整理22光罩光刻蚀刻技术：将没有受光阻保护的硅晶圆，以离子束蚀刻。覆盖着光刻胶的晶圆经过离子束(带正电荷或负电荷的原子)轰击后，未被光刻胶覆盖的部分嵌入了杂质(高速离子冲进未被光刻胶覆盖的硅的表面)，该过程称为掺杂。由于硅里进入了杂质，这会改变某些区域硅的导电性(导电或绝缘，这
32、依赖于使用的离子)。这些参杂区域将会形成晶体管。光阻去除：使用去光阻液将剩下的光阻溶解掉，如此便完成一次流程。过程中使用一种称为硬膜片的图像材料，使用化学物质刻蚀掉不想要的硅，留下覆盖着硬膜片的鳍片。在光刻阶段，制造一层多晶硅(黄色)，这就造就了一个临时门电极。由于部分晶体管用光刻胶覆盖，把晶圆插入到充满氧的管状熔炉中，产生一薄层二氧化硅(红色)，这就造就了一个临时门电介质。图36 离子轰击2018.12 Celestial Research 华辰产业研究院图38 刻蚀图37 参杂硅图39 光祖去除与临时门形成光罩光刻（2/3）晶元生产|资料来源：腾讯视频、华辰资本整理23光罩光刻金属沉积：晶
33、体管也就是通俗意义上的三极管，需要3个引线脚，在其绝缘层上得刻蚀出3个小洞，填充上铜或其它材质，以便跟别的晶体管导通。晶圆浸在硫酸铜溶液里，作为阴极，铜离子从阳极出发到达阴极，最后铜离子会沉积在晶体管表面。金属层抛光：经过电镀，铜离子在晶圆表面沉积下来形成薄薄的一层铜，多余的材质会被机械抛光，直到露出光亮的铜为止。如此一个环节形成一个晶体管级（若干个晶体管），最后，多次光刻后，构造成多重金属层以一种特殊的结构来导通晶体管，形成芯片。图40 金属沉积2018.12 Celestial Research 华辰产业研究院图41 金属抛光图42 单个晶体管（PN结）图43 多层金属导线光罩光刻（3/3
34、）晶元生产|资料来源：腾讯视频、华辰资本整理逻辑门、纳米工艺极限与光刻成本逻辑门概念：多个逻辑门级构成基本电路从而形成芯片内部的功能模块红色的部分比拟成高楼中的一楼大厅,在 IC 电路中，这个大厅就是逻辑闸层，它是整颗IC中最重要的部分。不同区域的逻辑门由多个门级晶体管组合而成，结合上层的电路区完成功能齐全的 IC 芯片。纳米工艺极限：常说的22纳米工艺就是指铜“导线”宽度，后面工艺上就极力的减少W的宽度。原因是20纳米以下，电晶体有漏电的现象，抵消缩小L所获得收益。后导入FinFET（Tri-Gate）技术，即缩小W。但在10nm和7nm，还会碰到其他问题。主因是 1 颗原子的大小大约为 0
35、.1 纳米，在 10 纳米的情况下，一条线只有不到 100 颗原子，只要有一个原子的缺陷，就会产生不知名的现象，影响产品的良率。光刻成本：光罩层增加，刻蚀成本递增。在45nm和40nm的时候，设计的时候需要用到40层光罩，随着芯片越来越小，到了22nm/20nm，通常会需要两次光刻和刻蚀步骤去确定一个单层。而到了14nm和10nm，光罩的需求量则上升到60层，刻蚀成本越来越高。24资料来源：公开信息、华辰资本整理图44 芯片逻辑门2018.12 Celestial Research 华辰产业研究院图45 纳米概念图46 FinFET（Tri-Gate）逻辑门、纳米工艺极限与光刻成晶元生产|资料
36、来源：wind、中信证券、华辰资本整理25图47 制程发展过程2018.12 Celestial Research 华辰产业研究院制程发展影响芯片产业链中游为IC制造,目前阶段IC制造更多考虑到工艺和几何设计。在规模量产下，越新的工艺能够带来越低的芯片价格，从而带来越强的市场竞争力。该链条是技术和资金密集型，依赖物化材料和尖端设备。1.IC尺寸减小的影响指标改善：单位成本和开关功率消耗下降，速度提高。电源泄露：集成纳米级别设备的IC泄露电源成为主要问题。因此，对于最终用户的速度和功率消耗增加非常明显，制造商面临使用更好几何学的尖锐挑战。行业集中：制程越来越小，投资额越来越高。一条16nm先进制
37、程的半导体代工厂投资额高达120-150亿美元，全球将只有Intel、台积电、三星这三家企业可以承担如此巨大的资本开支，其他企业已无力跟进，先进制造产能将快速集中。图48 先进制程发展制程发展影响（1/2）晶元生产|资料来源：中信证券、华辰资本整理26制程发展影响2.现有技术65nm引入Ge strained沟道45nm引入high-k值绝缘层/金属栅极（HKMG）32nm第二代high-k绝缘层/金属栅工艺等22nm开始采用FinFET（鳍式场效应晶体管）3.未来新技术导入方向1：延续摩尔定律继续缩小特征尺寸（即More Moore），引入新的光刻技术，引入新的器件等等，例如三星就发布了用于
38、3nm的Gate All-Around FET路线图，如7nm节点开始EUV全面取代DUV光刻。方向2：使用不同半导体工艺的芯片粒分别实现CPU、GPU、Modem、WiFi等不同模组，不同芯片粒之间使用标准的高速接口进行通信，并封装在同一封装内。如引入立体结构封装设计的Mochi架构等新变化，随着芯片内晶体管进一步缩小，材料应用也将提出新的需求。2018.12 Celestial Research 华辰产业研究院制程发展影响（2/2）晶元生产|图50 FinFET 到Gate All-Around图49 半导体制程趋势图51 Marvell提出的Mochi架构27资料来源：wind、华辰资本
39、整理表3 全球IC设计前七大厂商规模排名（单位：百万美元）2018.12 Celestial Research 华辰产业研究院2017年排名厂商2017H1营收2018H1营收环比(%)2018H1市占率1台积电145671630812.056.1%2格芯258526050.89%3联电44025976.48.9%4三星22132164-2.27.4%5中芯1544172811.95.9%6高塔半导体675648-4.02.2%7力晶49262527.12.2%晶圆生产市场竞争高端智能手机需求不如预期：智能手机厂商推出的新功能并未如预期刺激消费者换机需求，间接压抑智能手机厂商对高性能处理器的需
40、求不如已往，晶圆代工业者面临先进制程发展驱动力道减缓，使得今年上半年全球晶圆代工总产值年增率将低于去年同期，预估产值达290.6亿美元，年增率为7.7%，市占率前三名业者分别为台积电、格芯、联电。其中中芯国际排名第五，市占率5.9%，台积电一家独占半壁江山。晶元生产市场竞争晶元生产|28中芯国际中芯国际目前是国内规模最大，制造工艺最先进的晶圆制造厂。2017年10月，中芯国际连续宣布新厂投资计划，在上海和深圳分别新建一条12英寸生产线，天津的8英寸生产线产能预计将从45万片月扩大至15万片月，成为全球单体最大的8英寸生产线。截止2018年12约22日，公司市值345亿美元，2018年Q3营收2
41、6.12亿美元，净利润1.02亿美元，毛利率23.89%，净利率2.54%。武汉新芯武汉新芯集成电路制造有限公司成立于2006年，2008年开始量产。目前，武汉新芯在上海、深圳、香港等地均设有办事处，为全球客户提供专业的12英寸晶圆代工服务，专注于NOR Flash和CMOS图像传感器芯片的研发和制造。武汉新芯是中国乃至世界领先的NOR Flash供应商之一，产品覆盖全球工商业市场。武汉新芯生产的CMOS图像传感器芯片集高性能、低功耗的优点于一体，成功应用于中国智能手机市场。图52 中芯国际财务情况（2018年，2019年为预测，单位：亿美元）2018.12 Celestial Researc
42、h 华辰产业研究院国内代表性企业晶元生产|资料来源：wind、华辰资本整理四、封装测试30资料来源：公开信息、华辰资本整理图53 封装流程2018.12 Celestial Research 华辰产业研究院封装的概念封装测试|封装的概念狭义的封装：利用膜技术及细微加工技术，将芯片及其他要素在框架或基板上布局、粘贴、固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。广义的封装是指封装工程，将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。封装包括从贴膜，切割、键合、引脚、检验等近20个环节。封装的目的保护：芯片的生产车间都有非常严格的生
43、产条件控制，如恒定的温度（230士3*C）、恒定的湿度（50士10%）、严格的空气尘埃颗粒度控制（一般介于1K到10K）及严格的静电保护措施，裸露的装芯片只有在这种严格的环境控制下才不会失效。外部环境复杂，需要保护芯片才能使用。支撑：一是支撑芯片，将芯片固定好便于电路的连接，二是封装完成以后，形成一定的外形以支撑整个器件、使得整个器件不易损坏。连接：将芯片的电极和外界的电路连通。引脚用于和外界电路连通，金线则将引脚和芯片的电路连接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定及保护作用。可靠性：任何封装都需要形成一定的可靠性，这是整个
44、封装工艺中最重要的衡量指标。31资料来源：公开信息、华辰资本整理图54 封装技术发展2018.12 Celestial Research 华辰产业研究院封装结构发展从封装发展历程看，封装结构主要沿着DIPQFPBGACSPSIP3D-SIP方向演进。依据麦姆斯咨询，先进封装有两种发展路径：1.尺寸减小，使其接近芯片大小，包括FC(倒装、Bumping)和晶圆级封装(WLCSP、Fanout)；2.功能性发展，即强调异构集成，在系统微型化中提供多功能，包括SiP、3D封装、TSV。结构发展（1/2）封装测试|32资料来源：公开信息、华辰资本整理图55 封装演进2018.12 Celestial
45、Research 华辰产业研究院科目演进路径应用场景大型机PC手机、汽车电子物联网封装结构DIPQFPBGACSPSIP3D-SIP封装材料金属、陶瓷陶瓷-塑料塑料引脚形状长引线直插短引线无引线贴装球状凸点装配方式通孔插装表面组装直接安装键合方式引线连接焊锡球连接倒装连接TSV硅通孔连接发展趋势引脚数增加与尺寸减小多功能与性能提升异质融合结构发展（2/2）封装测试|应用场景带动封装演进封装结构演进过程中封装材料、引脚形状、装备方式以及键合方式也相应发生变化。封装材料。金属封装材料精确度高、可以量产。陶瓷材料电气性能优良，适用高密度封装。陶瓷-金属材料兼具金属封装与陶瓷封装性能。而过渡到塑料材料
46、后成本进一步降低，而且工艺简单、可塑性强。引脚形状。引脚形式的改变同步提升芯片运算能力和交互能力，并使得尺寸得以减小。装配方式。通孔插装的缺陷是密度频率难以满足自动化生产要求。表面贴装改进通孔插装的缺陷，不足之处在于封装密度、频率难以满足ASIC、微处理器发展的需要。直接安装启用焊球连接，从而使得芯片性能提升。键合方式。键合技术的革新是装配方式演进的基础，是封装流程的关键。尤其是TSV技术使得3D芯片封装实现异质融合，即复杂多片全硅系统集成。引脚数增加与尺寸减小、多功能与性能提高、异质融合3种趋势切换表面反映运算能力与交互能力的提升，实质反映应用场景需求驱动半导体封装技术的革新。正是应用场景由
47、大型机PC手机、汽车电子物联网的切换，要求封测厂商持续提供微型化、更强功能、复杂度以及定制性的服务。1.传统封装-占用较大的体积双排直立式封装（Dual Inline Package，DIP）：传统便宜的封装法。球格阵列封装（Ball Grid Array，BGA）：适合需要较多接点的芯片，成本较高且连接的方法较复杂，用在高单价的产品上。2.便携式设备采用的封装技术-占用空间小SoC（System On Chip）：在 IC 设计阶段时，将各个不同的 IC 放在一起，再透过先前介绍的设计流程，制作成一张光罩，整合在一颗芯片中。体积小、功耗低，计算速度提高，但要求IC设计了解并整合各个功能的IC
48、，SoC 的设计成本提高。芯片距离接近也会影响各自信号传输，同时面临其他芯片专利及IP授权。SiP（System In Packet）：它是购买各家的 IC，在最后一次封装这些 IC，无IP 授权这一步，大幅减少设计成本。此外，因为它们是各自独立的 IC，彼此的干扰程度大幅下降。应用：采用 SiP 技术的产品，如 Apple Watch。33图57 SOC封装图58 SIP封装，apple watch资料来源：公开信息、华辰资本整理图56 DIP封装和BGA封装2018.12 Celestial Research 华辰产业研究院封装方式（1/2）封装测试|34图60 TSV（硅通孔）资料来源：
49、公开信息、华辰资本整理图59 3D封装2018.12 Celestial Research 华辰产业研究院封装方式（2/2）封装测试|3.3D封装指芯片在Z方向（垂直方向）上的垂直互连结构。3D封装可以大幅度缩小尺寸、减轻4050倍重量，提升一倍硅片效率，同时缩短延迟，降低功耗。目前3D封装可以通过引线键合、倒装（Flip Chip，FC）凸点、P0P(堆叠封装)、TSV（硅通孔）技术实现。4.TSV（硅通孔）技术TSV 是通过在芯片和芯片之间，晶圆和晶圆之间制造垂直通孔，通过Z 方向通孔实现互联，极大程度地缩短了芯片互联的长度，实现芯片间互联的最新技术。它能够在三维方向使得堆叠密度最大，而外
50、形尺寸最小，大大改善了芯片速度和低功耗性能。但由于技术原因目前成本较高，主要应用于图像传感器、转接板、存储器、逻辑处理器+存储器、RF 模组、MEMS晶圆级3D 封装等高端封装。未来若在成本控制方面有所突破，预计TSV 技术将会取代引线键合互联。TSV（硅通孔）技术或成未来3D 封装主要手段。35资料来源：wind、华辰资本整理表4 2017年全球IC设计前七大厂商规模排名（单位：百万美元）2018.12 Celestial Research 华辰产业研究院2017年排名厂商2017H1营收2018H1营收环比(%)2018H1市占率（%）1日月光252126053.410.42艾克尔1903
